基于CSMC工藝的零延時緩沖器的PLL設(shè)計

　　從復(fù)位信號有效開始考慮，以參考時鐘超前為例，in1 的下降沿首先使A 由高變低,接下來的in2 下降 沿也使B 由高變低，四輸入與非門的四個輸入端都為高，復(fù)位信號RN 變低(有效)，使A 和B 在很短 的時間內(nèi)變高 。下一個周期重復(fù)前一個步驟。反向器的作用是為了消除進(jìn)入電荷泵的信號上的毛刺。另 外由于復(fù)位信號是由四輸入與非門產(chǎn)生的，其本身的延時足以使復(fù)位脈沖有一定的寬度，減小鑒相死區(qū)， 又不至于太寬出現(xiàn)錯誤的輸出波形。

　　2.2 電荷泵(CP)

　　電荷泵設(shè)計的關(guān)鍵是降低抖動和電流失配引起的毛刺以及在開關(guān)瞬間的電荷轉(zhuǎn)移。調(diào)節(jié)電荷泵的尺 寸使匹配電流、增益、電容參數(shù)得到優(yōu)化。本文的電荷泵結(jié)構(gòu)簡單，如圖2 所示，由M1M4 組成連個 共源共柵結(jié)構(gòu)的恒定電流源，高的輸出阻抗使其接近理想的電流源，輸出電阻近似為(gm2+gmb2)ro2r01 或者 (gm3+gmb3)ro3r04。UP 和DN 信號經(jīng)過反向器作為電荷泵的充放電開關(guān)，v1v4 是由基準(zhǔn)電路產(chǎn)生的固定 電平，使電流源工作在飽和區(qū)，關(guān)系滿足v2>v1>v3>v4。當(dāng)UP 為低DN 為高時，上半部分電路導(dǎo)通， 通過反向器內(nèi)部的電源對電容充電;反之，則下半部分導(dǎo)通，Vctrl 通過M3、M4 及反向器內(nèi)部對地放電; 另外，由于開關(guān)不與輸出直接相連，幾乎不受電荷注入的影響，同時四個管子在工作都處于飽和狀態(tài)可 以消除電荷分享效應(yīng)。在鎖定情況下，PFD 產(chǎn)生同樣寬的基本脈沖UP 和DN，使電荷泵的灌電流和源 電流相等，這樣輸出的凈電流為0 ，保持VCO 的控制電壓不變。

　　由于電荷泵是個對電流匹配程度要求極高結(jié)構(gòu)，因此在設(shè)計尺寸方面，要增大電流源的溝道長度， 以減小溝道長度調(diào)制效應(yīng)的影響，這種結(jié)構(gòu)下電荷泵電流失配率僅為2.18%。

　　2.3 壓控振蕩器(VCO)

　　VCO 由五級差分延時單元構(gòu)成的環(huán)行振蕩器。環(huán)行振蕩器對VCO 性能起著決定性的作用，它的關(guān)鍵 性能指標(biāo)包括線性度、相位噪聲和抖動，因此設(shè)計從這三個方面考慮進(jìn)行優(yōu)化。 本文的延時單元是在傳統(tǒng)的差分結(jié)構(gòu)上改進(jìn)而來的，改進(jìn)后的結(jié)構(gòu)如圖3 所示。

　　通過改變延時單元的 控制電壓來改變每個單元的延時，調(diào)節(jié)頻率的變化，電流源的偏置電壓bias 是控制電壓Vctrl 經(jīng)過偏置電 路產(chǎn)生的,兩者滿足一定的函數(shù)關(guān)系，它們共同變化使VCO 的輸出電壓擺幅隨頻率變化的幅度不至于過 大，同時很好的保證了頻率與控制電壓的線性關(guān)系。

　　延時單元選用采用差分結(jié)構(gòu)是因為它有較好的噪聲抑制作用，消除了噪聲耦合中一次項分量，大大減小了電源噪聲的影響，N 阱也對P 襯底的噪聲進(jìn)行了隔離;選用PMOS 差分對是考慮到PMOS 管比 NMOS 管有較小的1/f 噪聲和較小的噪聲跨導(dǎo)，對同樣的噪聲電壓，跨導(dǎo)小的PMOS 管的輸出和噪聲電 流小，引起的相位噪聲小。由其上邊的電流源偏置，對稱負(fù)載是由二極管連接的NMOS 和同樣尺寸的 NMOS 電流源并聯(lián)組成的。