DSP完成的實(shí)時(shí)信號(hào)模擬器

2.2 USB總線接口

　　USB總線是一種通用的計(jì)算機(jī)串行接口總線標(biāo)準(zhǔn),可以連接多個(gè)設(shè)備。USB總線標(biāo)準(zhǔn)目前有：1.0、1.1和2.0多個(gè)標(biāo)準(zhǔn)。其中：1.0、1.1標(biāo)準(zhǔn)最高提供12Mbps的傳輸速率;2.0標(biāo)準(zhǔn)最高提供480Mbps的傳輸速率。在該模擬器中,采用1.1標(biāo)準(zhǔn)的USB接口芯片USBN9602/3。

　　USBN9602/3是美國國家半導(dǎo)體公司生產(chǎn)的一款支持USB1.1標(biāo)準(zhǔn)的接口芯片。該芯片提供多種數(shù)據(jù)接口方式（8bits并口、并口復(fù)用、和MICROWIRE/PLUS）,方便與控制器進(jìn)行連接。相對來說,8b

its并口訪問方式,訪問簡單讀取速度比較快。該模擬器利用DSP對USBN9602/3進(jìn)行控制,其數(shù)據(jù)線和地址線訪問比較方便,因此采用8bits并口訪問方式。USBN9602/3中斷信號(hào)通知DSP進(jìn)行時(shí)間處理。
2.3 可編程邏輯器件

　　本模擬器中兩個(gè)DSP的外圍器件的譯碼由一片CPLD完成。該CPLD根據(jù)DSP的PS、DS、IS、MSTROB、IOSTROB、WR、以及地址線譯碼得到外圍器件（USBN9602/3、FIFO、RAM）的片選、讀寫等信號(hào)。

　　輸出接口部分的FPGA負(fù)責(zé)完成對DAC、及FIFO的控制,產(chǎn)生他們需要的片選、讀寫、時(shí)鐘等信號(hào)。模擬器中采用alteral公司的FPGA,在該器件中設(shè)計(jì)了多個(gè)PWM輸出控制器、多個(gè)數(shù)字量輸出控制寄存器。DSP2可以按照訪問USBN9602/3的方式訪問FPGA,對FPGA內(nèi)部的寄存器進(jìn)行操作。從而進(jìn)行PWM和數(shù)字量輸出。此外用和還可以根據(jù)自己的要求設(shè)計(jì)相應(yīng)的功能,以滿足不同用戶的要求。alteral公司的FPGA由多種在線可編程方式,為了方便用戶升級(jí),我們采用8位并行加載方式。用戶生成的下載文件經(jīng)USB口傳送給DSP1,由DSP1經(jīng)過其總線下載導(dǎo)FPGA中。從而減少了利用EPROM、JTAG等其他方式加載時(shí),對硬件進(jìn)行的EPROM燒寫、插拔等其他操作。對編程時(shí)FPGA和模擬器正常使用時(shí)一樣,無需對硬件進(jìn)行操作,做到了完全在線編程。

2.4 DAC模擬輸出

　　本模擬器采用AD公司的8-Bit雙路發(fā)射機(jī)用DAC AD9709作為數(shù)模轉(zhuǎn)換芯片。該芯片的最大轉(zhuǎn)換速率可達(dá)125MSPS,可以應(yīng)用到通信、基站、數(shù)字合成、三維超聲等領(lǐng)域。AD9709的數(shù)字輸入端有雙路并行、交織輸入兩種模式。我們采用能充分利用數(shù)據(jù)帶寬的雙路并行輸入方式。AD9709模擬輸出為兩路差分信號(hào),運(yùn)放AD8041完成差分轉(zhuǎn)單端。其功能框圖如下： 　　

3 軟件結(jié)構(gòu)

　　本模擬器的軟件包括DSP和FPGA兩部分。DSP1軟件包括：USB控制,數(shù)據(jù)接收、處理、傳輸,FPGA配置,DSP2的引導(dǎo)等工作。DSP2軟件相對較少,DSP1送來的數(shù)據(jù)進(jìn)行處理,將處理后的數(shù)據(jù)送到各接口處,并控制各接口的工作狀態(tài)。FPGA完成數(shù)字、模擬各接口的具體控制。圖3為兩個(gè)DSP的程序流程。