DSP完成的實時信號模擬器

圖3　兩個DSP的程序流程

　　系統(tǒng)引導方式（Bootloader）。TMS320VC5402本身提供多種引導方式：HPI、串行EEPROM、并口、標準串口（McBSP0、McBSP1）、及IO 引導方式等。該系統(tǒng)的程序存放在FLASH中,該FLASH由DSP1訪問。因此,DSP1采用并口引導,DSP2采用McBSP0 引導。在系統(tǒng)啟動時,首先DSP1從并口將FLASH中的對應(yīng)程序引導到DSP1的程序存儲空間中,并執(zhí)行相應(yīng)程序。接著,DSP1從FLASH中讀取DSP2的程序,將該數(shù)據(jù)經(jīng)McBSP口傳送給DSP2的McBSP0,對DSP2進行引導。在兩片DSP引導、及運行過程中,利用BIO和XF引腳進行握手,從而對整個系統(tǒng)的運行進行同步和協(xié)調(diào)。

　　DSP1的處理流程如圖3中左圖所示,DSP1完成除了完成上面提到的兩個DSP的引導外。還要完成USB控制、控制FPGA、處理數(shù)據(jù)、向DSP2傳輸數(shù)據(jù)。DSP1根據(jù)USBN9602/3的中斷信號,讀取USB的狀態(tài),判斷,進行相應(yīng)的控制（其中自然包括USB的枚舉過程）。兩個DSP之間由BIO和XF引腳進行握手,是并行系統(tǒng)的握手信號,對整個程序的協(xié)調(diào)執(zhí)行進行同步。

　　DSP2根據(jù)DSP1發(fā)送的命令,對數(shù)據(jù)進行相應(yīng)處理,并向FPGA發(fā)送控制字,調(diào)整FPGA的狀態(tài)。由FPGA控制DAC、數(shù)字、PWM等接口的工作。

4 應(yīng)用

綜上所述,該模擬器具有數(shù)字模擬輸出接口,可以方便地和PC及進行連接控制。其性能較高,最高輸出帶寬可達50MHz。該模擬器經(jīng)編程可以滿足雷達、通信等領(lǐng)域應(yīng)用的要求。下面以其在信道實時仿真中的應(yīng)用,說明其應(yīng)用過程。

信道仿真在通信系統(tǒng)設(shè)計中必不可少的,因此設(shè)計一個WPAN信道實時仿真系統(tǒng)具有一定的實用價值。WPAN有著廣闊的前景,目前802.15.4標準尚未確定,商

用設(shè)備沒有出現(xiàn)。尚處于開發(fā)研制階段,而對于系統(tǒng)性能的調(diào)試、測試來說,信道實時仿真至關(guān)重要。我們知道,WPAN的數(shù)據(jù)率一般不大,在Kbps量級,也就是說信道仿真系統(tǒng)的數(shù)據(jù)吞吐率和數(shù)據(jù)處理量將不會太大。

　　該模擬器DSP1通過USB接收PC機發(fā)送來的MAC數(shù)據(jù),DSP1種的發(fā)射機程序完成對數(shù)據(jù)的編碼調(diào)制,產(chǎn)生相應(yīng)的波形數(shù)據(jù);該數(shù)據(jù)經(jīng)過FIFO傳送到DSP2,DSP2的信道模型程序模擬WSSUS信道處理數(shù)據(jù),并向FPGA發(fā)送控制字,調(diào)整DAC的工作狀態(tài),經(jīng)FIFO將波形數(shù)據(jù)送到模擬和數(shù)字輸出接口。另外,用戶自定義接口,模擬用戶的特定的信號,可以和一些其他電路模塊進行連接,以滿足其他需要。例如,連接上RF模塊就可以將波形數(shù)據(jù)發(fā)送到對應(yīng)的無線信道等等。

5 結(jié)論

　　利用DSP+FPGA完成的模擬器具有良好的實用性和可編程性,適合雷達、通信等不同領(lǐng)域的應(yīng)用。USB接口,可以利用PC機方便地進行通信和數(shù)據(jù)分析。多種輸出接口模擬、數(shù)字、用戶自定義接口更加擴展了應(yīng)用領(lǐng)域。