基于X24C45芯片的非易失性數(shù)據(jù)存儲(chǔ)設(shè)計(jì)
目前非易失性的數(shù)據(jù)保存方法多采用EEPROM。但EEPROM也有其弱點(diǎn),一是擦次數(shù)有限(多為10萬(wàn)次),二是定入速率慢,這樣就限制了其在許多需要頻繁更新數(shù)據(jù)且需高速傳輸數(shù)據(jù)場(chǎng)合中的應(yīng)用。
本文引用地址:http://www.ex-cimer.com/article/188543.htm本文介紹的存儲(chǔ)器芯片X24C45,可以較好地解決上述非易失性數(shù)據(jù)存儲(chǔ)過(guò)程中遇到的難題。
1 X24C45的功能特點(diǎn)
X24C45的引腳圖如圖1所示。
腳1為片選端,當(dāng)該腳為高時(shí)片選有效,當(dāng)該腳為低時(shí)芯片處于低功耗待機(jī)狀態(tài),且X24C45中的指令寄存器被復(fù)位;腳2為串行時(shí)鐘端;腳3為串行數(shù)據(jù)輸入;腳4為串行數(shù)據(jù)輸出;腳5為接地端,腳8為電源端;腳7為漏極開(kāi)路輸出,當(dāng)電源電壓降至低于自動(dòng)存儲(chǔ)閥值電壓VASTH(VASIT在4.0V~4.3V范圍)時(shí),腳7為低,對(duì)外部電路發(fā)出一個(gè)掉電報(bào)警或掉電復(fù)位信號(hào),可見(jiàn)該芯片同時(shí)具有電源監(jiān)視功能。腳6輸入一個(gè)低電平時(shí),將會(huì)執(zhí)行由EEPROM將數(shù)據(jù)傳輸?shù)絉AM的操作。
2 X24C45的指令集及工作時(shí)序
X24C45的各種功能主要是由軟件來(lái)實(shí)現(xiàn)。CPU通過(guò)DI端口向X24C45中的指令寄存器傳送一個(gè)指令,以實(shí)現(xiàn)某個(gè)功能。其指令集如表1所示。
表1 X24C45指令集
指 令 | 格 式 | 功 能 |
WRDS STO ENAS WRITE WREN RCL READ | 1XXXX000 1XXXX001 1XXXX010 1AAAA011 1XXXX100 1XXXX101 1AAAA11X | 寫(xiě)使能復(fù)位(寫(xiě)和存儲(chǔ)被禁止) 將RAM中數(shù)據(jù)存儲(chǔ)進(jìn)EEPROM 自動(dòng)存儲(chǔ)使能 將數(shù)據(jù)寫(xiě)入RAM,地址為AAAA 寫(xiě)使能置位(寫(xiě)和存儲(chǔ)被允許) 將EEPROM中數(shù)據(jù)送回RAM 從RAM中讀出數(shù)據(jù),地址為AAAA |
由表1可見(jiàn),所有指令的最高位都為“1”。所以在片選信號(hào)CE為高有效時(shí),DI口由低電平跳變出一個(gè)時(shí)鐘周期的高電平,表明開(kāi)始輸入一個(gè)指令,其工作時(shí)序如圖2所示。
由RAM將數(shù)據(jù)存入EEPROM的操作條件限制較嚴(yán)格,為的是防止對(duì)EEPROM的意外寫(xiě)操作(因?yàn)镋EDPROM的擦寫(xiě)次數(shù)有限,不必要的寫(xiě)操作應(yīng)避免)。所以該存儲(chǔ)功能的實(shí)現(xiàn),必須滿足以下三個(gè)條件同時(shí)成立:接收到STO指令;接收到WREN指令;接收到RCL指令或腳6電平被拉低。在將EEPROM的數(shù)據(jù)送回到RAM中的同時(shí),應(yīng)使X24C45內(nèi)部的“前次數(shù)據(jù)恢復(fù)”鎖存器置位。另外需要說(shuō)明的是,在將RAM中的數(shù)據(jù)存入EEPROM的操作過(guò)程中,X24C45的其它所有功能都被禁止。
ENAS指令將X24C45內(nèi)部的“自動(dòng)存儲(chǔ)器使能”鎖存器置位,從而允許在電源電壓降至低于自動(dòng)存儲(chǔ)閥值電壓VASTH時(shí),自動(dòng)執(zhí)行將RAM中的數(shù)據(jù)存入EEPRO的操作。
評(píng)論