基于DDS芯片AD9833的音源發(fā)生器設(shè)計(jì)

在2008年浙江省大學(xué)生電子設(shè)計(jì)競(jìng)賽中，有一個(gè)題目是“音樂演奏器設(shè)計(jì)”，要求用12個(gè)鍵盤演奏音樂，其中有一個(gè)關(guān)于音階的技術(shù)指標(biāo)要求頻率誤差小于±0.1%。本題目的關(guān)鍵在于產(chǎn)生一個(gè)高精度的音源。一般采用的單片機(jī)定時(shí)器中斷產(chǎn)生信號(hào)的方法勉強(qiáng)能達(dá)到這個(gè)要求。本題目有一個(gè)音階對(duì)應(yīng)頻率的附表，描述了各音階對(duì)應(yīng)頻率的精確值，如音階6頻率為739.99 Hz，采用51系列單片機(jī)定時(shí)器中斷方法無法達(dá)到該表數(shù)據(jù)所描述頻率精度要求。而采用DDS技術(shù)，則能達(dá)到這一頻率精度的要求。與采用51單片機(jī)定時(shí)器產(chǎn)生的信號(hào)相比，通過DDS產(chǎn)生的音階信號(hào)除了頻率精度高的優(yōu)點(diǎn)外，產(chǎn)生的是正弦波，具有“純”音的特點(diǎn)，聽覺效果較好?；谏鲜鲈?，采用DDS+MCU是實(shí)現(xiàn)音樂演奏器的一種較好設(shè)計(jì)方案。其技術(shù)核心為可控的音階的發(fā)生，構(gòu)成一個(gè)音源發(fā)生器。本文介紹的音源發(fā)生器可用于鋼琴的校音，具有一定實(shí)用價(jià)值。
1 音源產(chǎn)生原理
　　Tierney J和Tader C M等人于1971年首次提出了DDS或DDFS(Direct Digital Frequency Synthesis)的概念，通常將DDS視為第三代頻率合成技術(shù)。DDS突破了以往頻率合成法的原理，從“相位”的概念出發(fā)進(jìn)行頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且可以控制波形的初始相位。另外，可以采用DDS方法產(chǎn)生任意波形(AWG)。
DDS的基本結(jié)構(gòu)如圖1所示，包括主頻、同步加法器、頻率字寄存器、ROM、D/A、LPF等。主頻產(chǎn)生主時(shí)鐘，同步加法器按照主時(shí)鐘進(jìn)行同步加法運(yùn)算。同步加法器的一個(gè)加數(shù)是存儲(chǔ)于頻率字寄存器中的頻率字，另一個(gè)加數(shù)是同步加法器的上次加法運(yùn)算結(jié)果(和)。同步加法器的加法運(yùn)算結(jié)果(和)作為ROM的地址，ROM內(nèi)存儲(chǔ)有波形數(shù)據(jù)，ROM的數(shù)據(jù)輸出由D/A轉(zhuǎn)換成模擬量，經(jīng)過LPF濾波，輸出ROM內(nèi)存儲(chǔ)的波形。

基本的DDS芯片，主頻f_MCLK=1 MHz，頻率字FREQREG=1，同步加法器的位數(shù)為8，則同步加法器相當(dāng)于進(jìn)行0～255(0x00～0xFF)的計(jì)數(shù)過程，該過程循環(huán)重復(fù)，其循環(huán)頻率為fMCLK/256。若ROM存儲(chǔ)有正弦波數(shù)據(jù)，則經(jīng)過D/A轉(zhuǎn)換和LPF濾波后，輸出頻率為f_MCLK/256的正弦波信號(hào)；當(dāng)頻率字FREQREG=2，則同步加法器相當(dāng)于進(jìn)行步長為2的0～255(0x00～0xFF)的累加過程，該過程的頻率為2×f_MCLK/256，也就是輸出頻率為2×f_MCLK/256的正弦波信號(hào)。
　　由此類推，基本型DDS芯片的輸出頻率為：
　　f₀=f_MCLK/2⁸×FREQREG
對(duì)于基本型DDS芯片，一般，主頻f_MCLK通過晶體振蕩電路產(chǎn)生，相對(duì)固定，因此DDS的輸出頻率取決于頻率字，頻率字一般通過串行或并行接口進(jìn)行設(shè)置。
DDS芯片的輸出頻率的變化間隔(分辨率)為f_MCLK/2⁸(當(dāng)同步加法器的位數(shù)是8時(shí))。輸出頻率的穩(wěn)定度主要取決于晶體振蕩的穩(wěn)定度，輸出波形則取決于ROM中的波形數(shù)據(jù)，根據(jù)奈奎斯特定理，最高輸出頻率小于f_MCLK/2。
由于同步加法器結(jié)果是改變輸出波形的相位，在有關(guān)DDS芯片的資料中[1]，該同步加法器通常稱為相位累加器。
實(shí)際應(yīng)用時(shí)，DDS的結(jié)構(gòu)會(huì)復(fù)雜得多，同步加法器的位數(shù)遠(yuǎn)大于8，加入相位加法器，ROM、D/A數(shù)據(jù)寬度在10位以上，主頻也會(huì)較高。因此通常采用專用芯片，也有少量采用FPGA來實(shí)現(xiàn)的(特別當(dāng)需要實(shí)現(xiàn)AWG時(shí))。
Qualcomm公司、ADI公司等推出一系列DDS專用芯片。比較典型的有AD9850、AD9851、AD9852、AD9853、AD9833等。當(dāng)前的信號(hào)發(fā)生器廣泛使用DDS專用芯片作為電路核心[1]。歷年的大學(xué)生電子競(jìng)賽均有涉及DDS芯片應(yīng)用的題目。
AD9833是ADI公司生產(chǎn)的一款低功耗、可編程波形發(fā)生器，能夠產(chǎn)生正弦波、三角波、方波輸出，輸出頻率和相位都可通過軟件編程，調(diào)節(jié)比較方便。采用28位的頻率寄存器，當(dāng)主頻時(shí)鐘為25 MHz時(shí)，頻率分辨率為0.1 Hz；主頻時(shí)鐘為1 MHz時(shí)，頻率分辨率可以達(dá)到0.004 Hz[2]。
AD9833采用10個(gè)引腳的MSOP封裝形式，采用SPI接口進(jìn)行控制寄存器和頻率寄存器的設(shè)置，功能簡潔，使用方便，故選用AD9833芯片作為音階頻率發(fā)生器。AD9833芯片的引腳圖如圖2所示。

在主頻合適的條件下，通過SPI接口設(shè)置頻率寄存器和控制寄存器，即能得到理想的信號(hào)輸出。其輸出頻率為：

2 硬件設(shè)計(jì)
AD9833芯片有3根串行接口線，與SPI、QSPI、MI－CROWIRE和DSP接口標(biāo)準(zhǔn)兼容，在串口時(shí)鐘SCLK的作用下，數(shù)據(jù)以16位的方式加載到設(shè)備上，其時(shí)序圖如圖3所示，F(xiàn)SYNC引腳是使能引腳，電平觸發(fā)方式，低電平有效。進(jìn)行串行數(shù)據(jù)傳輸時(shí)，F(xiàn)SYNC引腳必須置低。