一個(gè)用于流水線模數(shù)轉(zhuǎn)換器的高精度、低功耗采樣保

圖5　開關(guān)電容共模反饋電路

圖6　輔助放大器及其共模反饋電路

自舉開關(guān)

開關(guān)是采樣保持電路的一個(gè)重要組成部分。它是信號(hào)失真，電荷注入和時(shí)鐘饋通效應(yīng)主要來(lái)源。后兩者可通過(guò)采用下極板采樣和全差分電路結(jié)構(gòu)來(lái)消除。A/D對(duì)信號(hào)失真要求很高，因?yàn)槭д嬷苯佑绊懙紸/D的精度。當(dāng)信號(hào)幅度較高時(shí)，采樣保持電路的精度和速度就直接受限于失真。而失真的主要原因是開關(guān)導(dǎo)通電阻的非線性。開關(guān)導(dǎo)通電阻不是一個(gè)固定值，而是輸入信號(hào)的函數(shù)。對(duì)于短溝器件的導(dǎo)通電阻為：

其中V_G，V_S，V_D和V_B分別為晶體管柵、源、漏和襯底電壓。一般，輸入信號(hào)電壓連接在源端。假設(shè)，V_S=V_D=V_B。通過(guò)PMOS管的自襯底技術(shù)使襯底和源短連接在一起，從而消除分母中后半部分平方根中的部分。則開關(guān)的導(dǎo)通電阻R_ON主要有V_G-V_S的差值決定，自舉開關(guān)就是通過(guò)固定這個(gè)差值來(lái)實(shí)現(xiàn)開關(guān)的線性導(dǎo)通電阻，從而消除信號(hào)失真。自舉開關(guān)電路如圖7所示，工作原理是：當(dāng)CLK為高的時(shí)候，自舉開關(guān)屬于關(guān)斷狀態(tài)，此時(shí)開關(guān)M_S的柵通過(guò)管子M₁連接在VSS。而同時(shí)，電容C₁兩端電壓差為V_DD-V_TH，其中V_TH為NMOS管的閾值電壓。當(dāng)CLK為低的時(shí)候，自舉開關(guān)屬于導(dǎo)通狀態(tài)，此時(shí)，M₁管關(guān)閉，通過(guò)M₂管使開關(guān)M_S的柵電壓固定為V_in+(V_DD-V_TH)。其仿真結(jié)果如圖8所示。需要指出的是，圖2中4處有開關(guān)，其中S₁和S₂采用自舉開關(guān)，S₃采用CMOS傳輸門，S₄采用簡(jiǎn)單NMOS傳輸門，這樣可以簡(jiǎn)化電路并降低功耗。

圖7　自舉開關(guān)

圖8　自舉開關(guān)仿真結(jié)果

仿真結(jié)果和結(jié)論

圖4所示的運(yùn)算放大器的Hspice的仿真結(jié)果為圖9，在電路負(fù)載為15p的情況下，直流增益為104.6dB，單位增益為166MHz，相位裕度為71度。完全滿足設(shè)計(jì)要求。圖10為該采樣保持電路的在輸入信號(hào)為5MHz，全差分信號(hào)幅度為2V_pp采樣頻率為20MHz情況下的輸出頻譜圖。仿真結(jié)果顯示，該電路的SFDR為92.4dB，SNDR為88.6dB，SNR為96.1dB。

本文描述了一個(gè)用于14位20MHz流水線A/D的采樣保持電路。該電路采用UMC logic 0.25μm2.5V工藝，通過(guò)采用增益增強(qiáng)放大器和自舉開關(guān)，在輸入為±1V頻率為5MHz正弦波，采樣頻率為20MHz的情況下獲得了96.1dB的信噪比。

圖9　運(yùn)算放大器的頻率特性曲線

圖10　仿真頻譜圖(f_in=5MHz，f_s=20MHz)