一種低溫漂低功耗的帶隙基準(zhǔn)源的設(shè)計(jì)
加入技術(shù)交流群
便攜式電子產(chǎn)品在市場(chǎng)上占有越來(lái)越大的份額，對(duì)低電壓、低功耗的基準(zhǔn)電壓源的需求量大大增加，也導(dǎo)致帶隙基準(zhǔn)的設(shè)計(jì)要求有了較大的提高。帶隙基準(zhǔn)廣泛應(yīng)用于數(shù)／模轉(zhuǎn)換、模／數(shù)轉(zhuǎn)換、存儲(chǔ)器以及開(kāi)關(guān)電源等數(shù)模混合電路中。基準(zhǔn)源的穩(wěn)定性對(duì)整個(gè)系統(tǒng)的內(nèi)部電源的產(chǎn)生，輸出電壓的調(diào)整等都具有直接且至關(guān)重要的影響?；鶞?zhǔn)電壓必須能夠克服制造工藝的偏差，系統(tǒng)內(nèi)部電源電壓在工作范圍內(nèi)的變化以及外界溫度的影響。
由文獻(xiàn)可知傳統(tǒng)的一階補(bǔ)償通?？梢缘玫?0 ppm／℃左右的溫度系數(shù)，而新發(fā)展的比較成熟的補(bǔ)償技術(shù)，包括二階溫度補(bǔ)償，分段線性補(bǔ)償，指數(shù)溫度補(bǔ)償?shù)绕渌难a(bǔ)償方法，文獻(xiàn)中所提及的電路的結(jié)構(gòu)均比較復(fù)雜，或受到比較多的工藝的限制，或運(yùn)用BiCMOS工藝，其制造成本比較高。在此設(shè)計(jì)一種以共源共柵電流鏡為負(fù)載的低溫漂高電源抑制比CMOS帶隙基準(zhǔn)電壓源，利用新型核心電路和NMOS為輸入管的套筒式共源共柵運(yùn)算放大器使得帶隙基準(zhǔn)的輸出溫度系數(shù)遠(yuǎn)小于傳統(tǒng)帶隙基準(zhǔn)的溫度系數(shù)。
l 曲率補(bǔ)償?shù)膸痘鶞?zhǔn)
1．1 VBE的溫度特性
由文獻(xiàn)可知，雙極型晶體管的VBE的溫度曲線不是簡(jiǎn)單地隨溫度做線性變化的，其溫度特性為：
其中：VBG0為由零度推導(dǎo)出的PN結(jié)外接電壓；T0為參考溫度，T為絕對(duì)溫度；VBE0是雙極晶體管在溫度為T0時(shí)的發(fā)射結(jié)電壓；η為與溫度無(wú)關(guān)，但與工藝有關(guān)的一個(gè)參數(shù)；α的值與集電極電流Ic的溫度特性有關(guān)(I0與溫度成正比即PTAT電流時(shí)α=1；當(dāng)I0是與溫度無(wú)關(guān)的電流時(shí)，α=0)。
式(1)中與溫度相關(guān)的非線性項(xiàng)作泰勒展開(kāi)可得：
其中：α0,α1...αn為常數(shù)項(xiàng)，傳統(tǒng)的帶系基準(zhǔn)電路工作時(shí)只將VBE和溫度有關(guān)的非線性項(xiàng)的一次項(xiàng)消除，輸出值仍與溫度的高階項(xiàng)呈現(xiàn)非線性的相關(guān)性。要進(jìn)一步的降低輸出的溫度相關(guān)性，就要使用新方法對(duì)VBE的非線性溫度系數(shù)進(jìn)行補(bǔ)償。
1．2 帶隙基準(zhǔn)原理
傳統(tǒng)帶系基準(zhǔn)的電路如圖1所示，其主要由襯底PNP、電阻和運(yùn)放構(gòu)成。利用具有負(fù)溫度特性的雙極型晶體管的VBE與具有正溫度特性的熱電壓vt，在適當(dāng)?shù)南禂?shù)下將兩者疊加，從而得到與溫度無(wú)關(guān)的基準(zhǔn)電壓。在T0處，推導(dǎo)式(1)與溫度的關(guān)系：
處于深度負(fù)反饋的運(yùn)放強(qiáng)制A，B點(diǎn)電壓近似相等，假設(shè)電阻R1,R2上流過(guò)的電流分別為I1和I2，而N為Q1，Q2發(fā)射極面積之比，因此：
寬長(zhǎng)比相同的PMOS管P1,P2使兩條支路的電流近似相等，且具有相同溫度特性，就可以得到以下輸出參考電壓：
上式對(duì)在T0處溫度求導(dǎo)可得：
聯(lián)合上式和式(3)可以看出，只要選擇合適的電阻R1,R2值和數(shù)值N就可以得到一個(gè)溫度系數(shù)接近零的輸出電壓。
帶隙基準(zhǔn)在設(shè)計(jì)中非常注重運(yùn)算放大器這個(gè)環(huán)節(jié)。首先運(yùn)算放大器的輸入匹配要求比較高，核心電路中PTAT電流的產(chǎn)生對(duì)后面有決定性的影響，如果可以設(shè)計(jì)一種高匹配的PTAT電流源，就可以保證運(yùn)算放大器的輸入端的匹配，使基準(zhǔn)電壓的產(chǎn)生有了基本保障。其次運(yùn)算放大器有失調(diào)電壓，失調(diào)電壓也將被運(yùn)算放大器放大，運(yùn)放增益越大則被放大的噪聲越大。使用新的PTAT電流產(chǎn)生方法，使得能在帶隙基準(zhǔn)中使用較低增益的運(yùn)算放大器，就可以進(jìn)一步減小輸出電壓中包含的運(yùn)算失調(diào)電壓的影響。
2 新型帶系基準(zhǔn)的設(shè)計(jì)與分析
在溫度300 kΩ 時(shí)，VBE的溫度系數(shù)約為一2．2 mV／℃，VT的溫度系數(shù)約為O．86 mV／℃。這里所提出的核心電路如圖2所示，使用雙極型晶體管構(gòu)成電路的核心部分，實(shí)現(xiàn)VBE和VT的線性疊加，得到溫度系數(shù)近似為零的輸出電壓。
2．1 核心電路
圖2中Q1和Q2，Q3和Q4的發(fā)射結(jié)面積相同，根據(jù)設(shè)計(jì)需要，取Q1和Q2的發(fā)射結(jié)面積為Q3和Q4的發(fā)射結(jié)面積的46倍。假設(shè)雙極型晶體管基極電流為零，且運(yùn)放的增益足夠大，則A點(diǎn)和B點(diǎn)的電壓被迫相等：
其中：m為2條支路上的電流的比值；n為Q1和Q2的發(fā)射結(jié)面積之比。該電流是與絕對(duì)溫度成正比的PTAT電流，且與電源電壓無(wú)關(guān)。Vref的值為：
圖2采用2個(gè)雙極型晶體管疊加的結(jié)構(gòu)，主要目的是減小運(yùn)放失調(diào)電壓對(duì)輸出電壓的影響。假設(shè)運(yùn)放的失調(diào)電壓為VOS，得到以下輸出電壓：
由上式可得，要減小運(yùn)放的失調(diào)電壓的影響，可以增大括號(hào)中的第一項(xiàng)，也就是增大m或竹的值，取Q，和Q2的發(fā)射結(jié)面積為Q3和Q4的發(fā)射結(jié)面積的46倍就是為了減小失調(diào)電壓對(duì)輸出的影響，使用比較大的n值；其次，兩個(gè)相疊的雙極型晶體管使運(yùn)算放大器的兩個(gè)輸入電壓中均含有兩個(gè)疊加的VBE，減小核心電路中對(duì)運(yùn)算放大器的增益的需求，使得使用的運(yùn)算放大器的增益小于傳統(tǒng)帶隙基準(zhǔn)中的運(yùn)算放大器的增益，從而使輸出中減小了運(yùn)放失調(diào)電壓對(duì)輸出電壓的影響。兩種方法使該電路輸出的基準(zhǔn)電壓有比使用傳統(tǒng)核心電路更低的溫度系數(shù)。
此電路的缺點(diǎn)是比普通帶隙基準(zhǔn)多消耗1個(gè)電壓余度，兩個(gè)疊加的雙極型晶體管需要多消耗1個(gè)VBE，大約是0．7 V的電壓。電源電壓Vdd，至少需要2VBE+VDS1+VDS2，其中VDS1和VDS2分別為M1和M2的源漏電壓，共計(jì)3 V左右。在低電源電壓中應(yīng)用這種結(jié)構(gòu)對(duì)共源共柵電流鏡的輸出電壓擺幅即所消耗的電壓余度的要求比較高。
2．2 運(yùn)算放大器的設(shè)計(jì)
要使帶隙基準(zhǔn)有高的電源抑制比，電路中使用的運(yùn)放開(kāi)環(huán)增益和電源抑制比就必須足夠大。計(jì)算得運(yùn)放增益大約60 dB，使用了套筒式共源共柵結(jié)構(gòu)，以NMOS管作為輸入管，兩對(duì)PMOS管作為負(fù)載管。套筒式結(jié)構(gòu)簡(jiǎn)單，功耗和消耗的電壓余度和都相對(duì)要更小，比較適合設(shè)計(jì)中低功耗的需求，并且可以解決核心電路中疊加的雙極型晶體管多消耗的一個(gè)電壓余度。圖3是帶隙基準(zhǔn)整體結(jié)構(gòu)圖，啟動(dòng)電路在核心結(jié)構(gòu)正常工作后自動(dòng)關(guān)斷，由圖可知運(yùn)算放大器所需要的偏置電流由帶隙基準(zhǔn)產(chǎn)生。
評(píng)論