手機(jī)通信干擾設(shè)備的設(shè)計(jì)

在干擾頻帶內(nèi)，通信頻率產(chǎn)生梳狀譜，一般相隔約0．02 MHz產(chǎn)生一個(gè)干擾頻點(diǎn)，即可滿(mǎn)足干擾要求(GSM，DCS網(wǎng)絡(luò)的信道間隔均為0．02 MHz，CDMA共使用7個(gè)頻點(diǎn))。要做到干擾頻點(diǎn)可控，即根據(jù)終端計(jì)算發(fā)送的指令決定產(chǎn)生何種頻點(diǎn)／段，簡(jiǎn)單可靠的方法是數(shù)字直接頻率合成，因此可在FPGA內(nèi)產(chǎn)生DDS模塊，根據(jù)FPGA產(chǎn)生基帶信號(hào)的要求，若干擾信號(hào)信噪比大于40 dB，經(jīng)計(jì)算約需要450個(gè)以上的DDS模塊，對(duì)于FPGA，這是一個(gè)龐大的資源量，因此選用FPGAStratix II EP2S90，由于系統(tǒng)要求基帶最小輸出功率，因此根據(jù)系統(tǒng)要求的信噪比及成本，選用AD97XX系列高性能高性?xún)r(jià)比D／A轉(zhuǎn)換器AD9779。AD97xX系列的采樣率都在800 MHz以上、最高可達(dá)1．6 GHz，完全滿(mǎn)足基帶采樣要求。
以0．02 MHz為步進(jìn)產(chǎn)生梳狀譜為例，根據(jù)系統(tǒng)選擇的基帶頻譜的范圍、信噪比依次產(chǎn)生450個(gè)以上的DDS，該DDS的時(shí)鐘頻率大于等于500 MHz，且受指令控制。當(dāng)FPGA根據(jù)終端計(jì)算機(jī)發(fā)送的指令解析為某段頻率為本方通信頻率時(shí)，關(guān)斷該段頻率對(duì)應(yīng)的所有DDS。最后FPGA將所有DDS產(chǎn)生的頻點(diǎn)疊加輸出到D／A轉(zhuǎn)換器，經(jīng)過(guò)D／A轉(zhuǎn)換器送入前端混頻器。該方案的優(yōu)點(diǎn)是：干擾各個(gè)通信頻點(diǎn)，而不是整個(gè)頻帶，即使有較嚴(yán)重的交調(diào)，但是其在該干擾點(diǎn)上的輸出功率較整頻帶干擾方式還是大得多，并且功放較為容易計(jì)算所需功率。這種方式在終端計(jì)算機(jī)中需根據(jù)指令實(shí)時(shí)運(yùn)算相應(yīng)干擾參數(shù)，幾乎可以選擇任意可干擾和可開(kāi)窗頻段，且信噪比可達(dá)很高，不受控制激勵(lì)模塊硬件資源的限制嘲。圖3為音調(diào)干擾基帶信號(hào)源模塊的流程圖。

具體實(shí)現(xiàn)：計(jì)算機(jī)直接參數(shù)控制是通過(guò)USB總線(xiàn)，將終端控制計(jì)算機(jī)中根據(jù)控制指令實(shí)時(shí)運(yùn)算的干擾數(shù)據(jù)傳入干擾激勵(lì)模塊，干擾激勵(lì)模塊根據(jù)指令實(shí)時(shí)更新從終端計(jì)算機(jī)傳送的干擾數(shù)據(jù)，并按照查表法將相應(yīng)數(shù)據(jù)送入D／A轉(zhuǎn)換器，產(chǎn)生基帶干擾信號(hào)。

4 結(jié)論
實(shí)驗(yàn)證明，在通視環(huán)境下，目標(biāo)接收信號(hào)電平為一65 dBm(在實(shí)際的G網(wǎng)和C網(wǎng)中，一65dBm的信號(hào)屬于較強(qiáng)信號(hào))時(shí)，若GSM，DCS，CDMA干擾系統(tǒng)均選用200 W的功率放大器，對(duì)C網(wǎng)手機(jī)、G網(wǎng)手機(jī)的干擾半徑分別為180 m，185 m。在同樣的環(huán)境下，白噪聲和掃頻干擾方式的干擾半徑分別為80 m和90 m，而在使用定向天線(xiàn)的情況下，音調(diào)干擾較白噪聲和掃頻干擾的效果更優(yōu)。因此，對(duì)于制式固定，頻點(diǎn)固定且為已知的手機(jī)通信，采用音調(diào)干擾最為有效。并且隨著3G手機(jī)的商用化，音調(diào)干擾對(duì)于3G手機(jī)的干擾效果同樣明顯，而基于軟件無(wú)線(xiàn)電原理的基帶信號(hào)源實(shí)現(xiàn)音調(diào)干擾的方式是實(shí)現(xiàn)最優(yōu)干擾效果的較好方式。