先進(jìn)制程競賽Xilinx首重整合價(jià)值
加入技術(shù)交流群
由于ASIC的研發(fā)成本居高不下，加上近來FPGA不斷整合更多的功能，同時(shí)也突破了過往功耗過高的問題，尤其當(dāng)進(jìn)入28奈米制程之后，其性價(jià)比開始逼近ASSP與ASIC，促使FPGA開始取代部分ASIC市場，應(yīng)用范圍也逐步擴(kuò)張。
本文引用地址：http://www.ex-cimer.com/article/192477.htm
掌握這樣的趨勢，讓FPGA大廠Xilinx在28奈米的產(chǎn)品營收持續(xù)成長。 Xilinx企業(yè)策略與行銷資深副總裁Steve Glaser指出，預(yù)估今年在28奈米產(chǎn)品線將會(huì)有1億美元的營收，市占率高達(dá)61%，而2014年更將大幅成長，目標(biāo)將成長至2億5千萬營收表現(xiàn)，市占率也將成長至72%。
穩(wěn)固28奈米市場后，Xilinx也持續(xù)透過與臺(tái)積電的合作，將制程進(jìn)展到20奈米，并在7月開始Tape out(試生產(chǎn))，Glaser表示，第一款采用20nm制程的產(chǎn)品將導(dǎo)入U(xiǎn)ltraScale可編程架構(gòu)，預(yù)估將高出競爭對手1.5-2倍的系統(tǒng)級效能與整合度。 UltraScale強(qiáng)調(diào)的是ASIC級的可編程架構(gòu)，可以從單晶片擴(kuò)充到3D IC，也能夠從20奈米的平面制程擴(kuò)充到16奈米FinFET。
Glaser指出，相較于英特爾，臺(tái)積電20奈米的雙重成像(Double Patterning)技術(shù)在電晶體密度高占有優(yōu)勢，并且具備3D IC關(guān)鍵技術(shù)以及ARM SoC的設(shè)計(jì)與制造資源，除此之外還有UltraScale架構(gòu)、Vivado軟體及矽智財(cái)(IP)等。 這些產(chǎn)品架構(gòu)或設(shè)計(jì)工具等資源是在先進(jìn)制程競爭時(shí)所具備的重要關(guān)鍵，這也使的臺(tái)積電成為Xilinx可靠的晶圓代工合作伙伴。
Glaser認(rèn)為，不同于競爭對手Altera找上英特爾作為合作伙伴，Xilinx更重視的是整合所有價(jià)值并發(fā)揮最大化效用。 而Xilinx也在近期宣布已與臺(tái)積電開始量產(chǎn)市場首批的異質(zhì)(Heterogeneous)3D IC產(chǎn)品Virtex-7 HT系列。 而未來，Xilinx也將持續(xù)與臺(tái)積電進(jìn)行密切合作，并采用16nm FinFET制程技術(shù)打造具備快速上市及高效能優(yōu)勢的Fastest FinFET，預(yù)計(jì)2013年開始提供測試晶片，2014年首款產(chǎn)品將問世。
評論