基于DDS頻率源的設(shè)計(jì)與實(shí)現(xiàn)
作者：
時(shí)間：2013-04-24
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3．3 編程控制
設(shè)計(jì)采用FPGA作為AD9912頻率輸出的控制器。AD9912正常工作DDS上電啟動(dòng)后，F(xiàn)PGA通過(guò)SDO CSB SCLK按照SPI時(shí)序向AD9912寫(xiě)入頻率調(diào)節(jié)字(FTW)。在寫(xiě)完頻率調(diào)節(jié)字后，將I／O_Update置位，則AD9912將映射寄存器內(nèi)的頻率調(diào)節(jié)字更新到寄存器，在輸出口測(cè)得的頻率隨即改變。頻率更新時(shí)間取決于SPI時(shí)序?qū)τ诩拇嫫鞯膶?xiě)入速度，而DDS核的轉(zhuǎn)換時(shí)間幾乎可忽略不計(jì)。因此AD9912可作為高速跳頻的頻率源。
4 測(cè)試結(jié)果
設(shè)計(jì)中采用的參考時(shí)鐘頻率fc=1 000 MHz要求輸出頻率fout=170 MHz，則其頻率調(diào)節(jié)字
通過(guò)式(5)可計(jì)算得到任何的頻率調(diào)節(jié)字，將其轉(zhuǎn)換為16進(jìn)制的數(shù)據(jù)格式后，通過(guò)FPGA嚴(yán)格按照SPI時(shí)序要求寫(xiě)入AD9912的寄存器。輸出結(jié)果如圖4所示，從圖中可看出，AD9912的輸出頻率的相位噪聲達(dá)到了99．56 dBc／Hz@1kHz，且輸出頻率準(zhǔn)確度高雜散小，通過(guò)快速的配置寄存器就可完成快速的頻率捷變，可作為跳頻頻率源，并能夠滿(mǎn)足設(shè)計(jì)要求。本文引用地址：http://www.ex-cimer.com/article/192804.htm
5 結(jié)束語(yǔ)
根據(jù)射頻短波通信系統(tǒng)中的頻率源需求，介紹了整個(gè)頻率源的實(shí)現(xiàn)方法，完成了使用FPGA+DDS實(shí)現(xiàn)射頻短波頻率源。采用ADI公司高端芯片AD9912，時(shí)鐘輸入使用AD9912內(nèi)部通過(guò)鎖相環(huán)(PLL)產(chǎn)生的低雜散高性能時(shí)鐘信號(hào)，且增加外部橢圓低通濾波網(wǎng)絡(luò)，從而有效提高了輸出信號(hào)的質(zhì)量。通過(guò)對(duì)輸出信號(hào)的測(cè)試，證明了該方案輸出在170～228 MHz的頻帶范圍內(nèi)具有相位噪聲小、頻率值精準(zhǔn)及頻率分辨率高等優(yōu)點(diǎn)，可滿(mǎn)足短波射頻通信對(duì)頻率源的要求?？傊擃l率源設(shè)計(jì)具有外圍電路簡(jiǎn)單、操作控制簡(jiǎn)便、可實(shí)現(xiàn)快速跳頻輸出以及信號(hào)頻譜質(zhì)量高等特點(diǎn)，適宜作為短波通信的頻率源。
評(píng)論