多遙測(cè)天線集中校準(zhǔn)源的設(shè)計(jì)與應(yīng)用
加入技術(shù)交流群
2 FPGA中m序列發(fā)生器
本文使用IN-SNEC公司的遙測(cè)接收機(jī)進(jìn)行誤碼率測(cè)試，這款接收機(jī)使用的m序列為9級(jí)m序列、11級(jí)m序列、15級(jí)m序列和23級(jí)m序列，本原多項(xiàng)式分別為x9+x4+1，x11+x2+1，x15+x十1，x23+x5+1。接收機(jī)測(cè)試使用的位速率為連續(xù)可變的，為方便測(cè)試本文中采用了四種常用的位速率：2 Mb／s，4 Mb／s，5 Mb／s，10 Mb／s和20 Mb／s。下面以9級(jí)m序列為例，說明m序列發(fā)生器的在FPGA中的設(shè)計(jì)及具體測(cè)試環(huán)節(jié)。
9級(jí)m序列的本原多項(xiàng)式為x9+x4+1，為了配合接收機(jī)，這里使用了9級(jí)m序列本原多項(xiàng)式的逆多項(xiàng)式x9+x5+1。該m序列發(fā)生器可產(chǎn)生周期為29-1=511的最長序列。
圖2是9級(jí)m序列在FPGA中的實(shí)現(xiàn)電路。設(shè)計(jì)中使用了9個(gè)DFF(D觸發(fā)器)前后級(jí)聯(lián)，第5級(jí)和第9級(jí)的輸出經(jīng)過一個(gè)異或門后反饋給最前級(jí)的
DFF。通過各個(gè)DFF的預(yù)制端來設(shè)置其初始狀態(tài)，由于移位寄存器進(jìn)入全“0”狀態(tài)后輸出全為“0”，因此在預(yù)置時(shí)避免其初始狀態(tài)為全“0”。為測(cè)試方便，這里將各個(gè)觸發(fā)器的預(yù)制端上電后置“1”。本文引用地址：http://www.ex-cimer.com/article/192831.htm
圖3為位速率10 Mb／s的9級(jí)m序列在Altera公司的QuartusⅡ軟件中的仿真波形，生成的m序列通過與狀態(tài)轉(zhuǎn)移得出的m序列碼元對(duì)比，兩組碼元完全一致?？傻贸霰痉桨傅目尚行?。
在實(shí)際應(yīng)用中，將FPGA的m序列輸出管腳接至信號(hào)發(fā)生器的信號(hào)輸入端，m序列碼元在信號(hào)發(fā)生器中經(jīng)過FM調(diào)制由射頻電路中的天線發(fā)送出去。接收端的天線將接收的FM信號(hào)送入遙測(cè)接收機(jī)，在接收機(jī)中經(jīng)過解調(diào)和位同步后，將數(shù)據(jù)和接收機(jī)中鎖相環(huán)鎖定的時(shí)鐘同時(shí)接至誤碼測(cè)試儀，在誤碼測(cè)試儀中讀出誤碼率，以測(cè)定整個(gè)鏈路的誤碼率，或者通過接收機(jī)中的誤碼測(cè)試程序讀出誤碼率。圖4給出了誤碼率測(cè)試原理圖。
圖5為誤碼測(cè)試儀產(chǎn)生m序列在IN-SNEC公司接收機(jī)中自帶的誤碼率測(cè)試程序的截圖。在試驗(yàn)中，使用了9級(jí)m序列作為誤碼率測(cè)試的m序列，位速率為10 Mb／s?？梢钥闯?，鏈路狀態(tài)良好，位同步良好，誤碼率為1．5×10-4。
評(píng)論