利用吉時利4200-SCS型優(yōu)化小電流測量的最佳解決方

圖4.整個測試系統(tǒng)的偏移電流測量

在生成電流-時間圖形時施加一個測試電壓，重復該項測試，確定測量電路中的漏泄電流。在DUT的實際測量中，使用的是測試電壓，而非零偏壓?，F(xiàn)在，將測量并繪制測試夾具和電纜中的任何漏流。如果漏流太高，可對測量電路進行調節(jié)，減小漏流。關于減小漏流的方法信息，請參見本文“漏流和保護”部分。

IV測量誤差源及減小誤差的方法

確定了電流偏移、漏流及所有不穩(wěn)定性后，采取措施減小測量誤差將有助于提高測量準確度。這些誤差源包括建立時間不足、靜電干擾、漏泄電流、摩擦效應、壓電效應、污染、濕度、接地環(huán)路，以及源阻抗。圖5中匯總了本節(jié)討論的部分電流的幅值。

圖5.產生電流的典型幅值

建立時間和定時菜單設置

測量電路的建立時間在測量小電流和高電阻時尤其重要。建立時間是指施加或改變電流或電壓后測量達到穩(wěn)定的時間。影響測量電路建立時間的因素包括并聯(lián)電容(CSHUNT)和源電阻(RS)。并聯(lián)電容是由于連接電纜、測試夾具、開關和探針造成的。DUT的源電阻越高，建立時間越長。圖6的測量電路中標出了并聯(lián)電容和源電阻。

圖6.包含CSHUNT和RS的SMU測量電路

建立時間是RC時間常數τ的結果，其中：

τ=RSCSHUNT

以下為計算建立時間的一個例子，假設CSHUNT=10pF，RS=1TΩ，那么：

τ=10pF×1TΩ=10s

因此，讀數穩(wěn)定至最終值的1%所需的建立時間為τ的5倍，也就是50秒。圖7所示為RC電路的階躍電壓指數響應。經過一個時間常數(τ=RC)后，電壓上升至最終值的63%。

圖7.RC電路的階躍電壓指數響應

為了成功測量小電流，重要的是每次測量留有足夠的時間，尤其是掃描電壓時。對于掃描模式，可在“SweepDelay”(掃描延遲)域的“Timing”(定時)菜單中添加建立時間;對于采樣模式，則在“Intervaltime”域內。為了確定需要增加多長間隔時間，通過繪制電流-時間圖，測量DUT穩(wěn)定至某個階躍電壓的建立時間。階躍電壓應該是DUT實際測量中使用的偏執(zhí)電壓。可利用LowCurrent項目中的ITM測量建立時間。應適當增加“Timing”(定時)菜單中的“#Samples”，以確保穩(wěn)定后的讀數顯示在圖形中。在測量小電流時，采用“QuietSpeedMode”或在“Timing”菜單中增加額外濾波。請注意，這是噪聲和速度之間的平衡。濾波和延遲越大，噪聲越小，但是測量速度也越小。

V電磁干擾和屏蔽

當帶電物體接近被測電路時，會發(fā)生靜電耦合或干擾。低阻抗時，由于電荷消失很快，所以干擾的影響不明顯。然而，高電阻材料不會使電荷快速衰減，則會造成測量不穩(wěn)定、噪聲很大。通常情況下，當被測電流≤1nA或者被測電阻≥1GΩ時，靜電干擾就會成為問題。

為了減小靜電場影響，被測電路可被密封在一個靜電屏內。圖8所示為非屏蔽和屏蔽測量一個100GΩ電阻之間的巨大差異。非屏蔽測量比屏蔽測量時的噪聲要大得多。

圖8.100GΩ電阻的屏蔽和非屏蔽測量的比較

屏蔽可以僅僅是一個將測試電路包圍起來的簡單金屬盒或金屬網。商業(yè)探針臺往往將敏感電路密封在一個靜電屏蔽內。屏蔽被連接至測量電路LO端子，該端子不一定接地。對于4200-SCS來說，屏蔽連接至ForceLO端子，如圖9所示。

圖9.屏蔽高阻器件

采取以下步驟將靜電耦合導致誤的差電流降至最?。?/p>

•屏蔽DUT，并將屏蔽層在電氣上連接至測試電路公共端——4200-SCS的ForceLO端子。

•使所有帶電物體(包括人員)和導體遠離電路的敏感區(qū)域。

•測試區(qū)域附近避免移動和振動。

VI漏流和保護I

漏流是施加電壓時通過(泄露)電阻的誤差電流。當DUT的阻抗與測試電路中絕緣體的阻抗相當時，該誤差電流就會成為問題。為減小漏流，在測試電流中采用高質量的絕緣體、降低測試實驗室的濕度，并采用保護。

保護是由一個低阻源驅動的導體，其輸出為或接近高阻端子的電勢。保護端子用于保護測試夾具和電纜絕緣電阻和電容。保護是三軸連接器/電纜的芯屏蔽，如圖10所示。

圖10.4200三軸連接器/電纜的導體

請勿混淆保護和屏蔽。屏蔽通常意味著采用金屬護欄防止靜電干擾影響高阻電路。保護則意味著使用增加的低阻導體，將其維持在于高阻電路相同的電勢，它將攔截任何干擾電壓或電流。保護不一定提供屏蔽。下圖

為保護的兩個例子：1)利用保護降低測試夾具導致的漏流，而2)則利用保護降低由于電纜連接產生的漏流。