一種X波段低相噪跳頻源的設(shè)計(jì)

摘要：基于小數(shù)分頻鎖相環(huán)HMC704LP4設(shè)計(jì)了一種X波段跳頻源，具有相位噪聲低、雜散低、體積小的特點(diǎn)。針對指標(biāo)要求擬定設(shè)計(jì)方案，簡述設(shè)計(jì)過程，給出設(shè)計(jì)參數(shù)，對關(guān)鍵指標(biāo)進(jìn)行分析仿真，并給出測試曲線。
關(guān)鍵詞：X波段；PLL；相位噪聲

隨著雷達(dá)、電子偵察與對抗、通信等領(lǐng)域技術(shù)的發(fā)展，對頻率源提出了越來越高的要求，主要表現(xiàn)在高頻率、低相噪、低雜散、小步進(jìn)、寬頻帶、小體積等方面。頻率合成技術(shù)作為系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵技術(shù)之一，包括四種合成方式：直接模擬式頻率合成、鎖相頻率合成(PLL)、直接數(shù)字式頻率合成(DDS)和混合式頻率合成(DDS+PLL)

1 指標(biāo)要求與方案分析
具體指標(biāo)如下：
頻率范圍：9．87～10．47 GHz
頻率步進(jìn)：30 MHz
相位噪聲：≤-93 dBc／Hz@1kHz
雜散抑制：≤-60 dBc
跳頻時(shí)間：≤50μs
根據(jù)所列指標(biāo)，如果采用直接模擬式雖然相噪、雜散、跳頻時(shí)間等指標(biāo)得以保證，但由于所需設(shè)備量大，導(dǎo)致體積大、成本高。DDS+PLL合成方式包括DDS激勵PLL的方式、DDS內(nèi)插入PLL做分頻器以及DDS與PLL混頻的方式。DDS激勵PLL做分頻器的方式由于DDS最大輸出頻率不高，需要多次倍頻從而惡化相噪，難以滿足系統(tǒng)要求DDS與PLL環(huán)外混頻的方式由于輸出信號的帶寬和雜散主要取決于DDS而難以滿足系統(tǒng)要求，而DDS內(nèi)插PLL作為分頻器的方式得到的信號雜散較低，頻率分辨率小且能做到較寬的頻帶，但是時(shí)鐘頻率較高的DDS價(jià)格昂貴。采用鎖相環(huán)合成，雜散性能與相位噪聲性能較好，可實(shí)現(xiàn)的工作頻帶寬，但頻率切換速度較慢，跳頻時(shí)間較長。由于系統(tǒng)并沒有對頻率切換速度提出過高要求，因此從價(jià)格方面考慮，我們采用鎖相頻率合成技術(shù)，基于低相噪鎖相環(huán)芯片HMC704LP4設(shè)計(jì)該跳頻源。其原理框圖如圖1所示。

選用100MHz OCXO晶振作參考輸入信號，采用Hittite公司的小數(shù)分頻數(shù)字鎖相環(huán)HMC704LP4產(chǎn)生9．87～10．47 GHz、頻率間隔為30 MHz的信號。鎖相環(huán)接收來自時(shí)序控制板的控制信號，通過對鑒相器的內(nèi)部寄存器進(jìn)行控制，產(chǎn)生所需頻點(diǎn)。由于輸出頻率不能被30 MHz整除，如果選擇整數(shù)模式則鑒相頻率應(yīng)為10 MHz，分頻比N較大，噪聲會以20 lgN惡化。因此我們采用小數(shù)分頻模式，鑒相頻率為100 MHz，提高了相噪性能，同時(shí)由于HMC704LP4采用Delta-sigma調(diào)制技術(shù)改善了分?jǐn)?shù)雜散性能，使得輸出信號的雜散滿足要求。
VCO選用Hittite公司的HMC512，頻率范圍為9．6～10．8 GHz，具有二分頻、四分頻輸出，單邊帶相位噪聲為-110 dBc／Hz@100kHz。高通濾波器采用Mini公司的LTCC高通濾波器HFCN-4600+。

2 主要指標(biāo)分析
2．1 相位噪聲分析
鎖相環(huán)系統(tǒng)的相位噪聲來源于參考輸入、反饋分頻1／N、電荷泵和VCO。存環(huán)路帶寬內(nèi)，參考輸入的相位噪聲和N分頻的噪聲占很大比例，電荷泵的相位噪聲也很重要。環(huán)路帶寬外的相噪主要由VCO的相噪決定。
根據(jù)HMC704LP4手冊，其FOM基底為Fp0_dB=-227 dBc／Hz@1Hz；閃爍噪聲基底為Fp1_dB=-266 dBc／Hz@1Hz。輸出為10．47 GHz時(shí)可得，PLL基底為

2．2 雜散分析
跳頻源雜散包括鎖相環(huán)的鑒相泄露、小數(shù)雜散以及電磁兼容等方面帶來的雜散。在小數(shù)模式下，由于VCO的輸出頻率與鑒相頻率不是整數(shù)倍的關(guān)系，所以輸出信號的雜散由VCO頻率和鑒相頻率諧波的交互調(diào)產(chǎn)生。小數(shù)雜散位于輸出頻率±[fvco-(nfpd+fpdd／m)]處，其中fpd為鑒相頻率，dm，m為小數(shù)雜散階數(shù)，大于四階的小數(shù)雜散已經(jīng)非常小可忽略不計(jì)。由理論計(jì)算可得距離輸出頻率最近的雜散為±7 MHz處。雜散都在環(huán)路帶寬之外，環(huán)路濾波器可將其濾除保證雜散≤-70 dBc，滿足要求。

3 電路設(shè)計(jì)與實(shí)現(xiàn)
3．1 HMC704LP4簡介
HMC704LP4是Hittite公司2011年4月推出的一款低相噪小數(shù)分頻鎖相環(huán)芯片，其最高工作頻率可達(dá)8 GHz，具有整數(shù)模式和小數(shù)模式，包括鑒相器，精密電荷泵，參考分頻器R，可編程分頻器N，Delta-sigma調(diào)制器以及緩沖放大電路等。
其主要性能指標(biāo)如下：
(1)噪聲基底在整數(shù)模式下為-233 dBc／Hz，小數(shù)模式下為-230 dBc／Hz；
(2)采用Delta-sigma調(diào)制技術(shù)改善了分?jǐn)?shù)雜散性能并有周期滑步抑制功能：
(3)最高參考輸入頻率高達(dá)350 MHz，在整數(shù)模式下鑒相頻率最高為115 MHz，在小數(shù)模式下鑒相頻率最高為100 MHz，最小可至DC；
(4)該芯片有八個(gè)供電引腳，其中電荷泵部分的供電電壓為5 V，其他供電均為3.3 V；5 V電流典型值6 mA；3．3 V電流典型值52 mA；
(5)三線SPI串口控制。分為HMC模式和開放模式兩種；