一種X波段低相噪跳頻源的設(shè)計
加入技術(shù)交流群
(6)體積?。?4引腳4×4mm SMT封裝。
3．2 環(huán)路濾波器的設(shè)計
環(huán)路濾波器設(shè)計是鎖相環(huán)設(shè)計的關(guān)鍵部分。環(huán)路濾波器處于鑒相器和VCO之間，可以濾除來自晶振的噪聲，鑒相器本身的輸出噪聲和載頻分量，濾除雜散，還可以濾除來自VCO的噪聲，但最重要的是建立起環(huán)路的動態(tài)特性。
濾波器設(shè)計時帶寬需要折中考慮。帶寬小，呵降低近端相噪，環(huán)路鎖定時間長。帶寬大，環(huán)路鎖定時間短，但會引入?yún)⒖茧s散。本設(shè)計借助于Hittite PLL Design設(shè)計濾波器。該軟件是Hittite公司推出的鎖相環(huán)輔助設(shè)計軟件，可以仿真鎖相環(huán)的相噪特性、環(huán)路特性等。可通過修改環(huán)路帶寬、相位裕量、零極點等來修改各參數(shù)值。本系統(tǒng)采用四階有源濾波器。電路如圖2所示。本文引用地址：http://www.ex-cimer.com/article/193338.htm
其中Cb=100 nF；Rb1=Rb2=1 kΩ；C1=150 pF；C2=3．3 nF，R2=510 Ω，C3=68 pF；R3=510 Ω，C4=15 pF；R4=1．5 kΩ。此時的環(huán)路帶寬280 kHz，相位裕度為60°。
3．3 電路設(shè)計與軟件實現(xiàn)
本跳頻源輸出X波段頻率，電路基板采用ROGERS 4350B (介電常數(shù)3．48，厚度0．508 mm)，各部分電路必須具有良好隔離和屏蔽。整個電路放在鋁腔體中，以保證內(nèi)部和外部的電磁隔離。腔體分為上下兩層。鎖相環(huán)電路放在上層。電源板和控制電路放在下層。為了獲得好的相噪指標(biāo)，對系統(tǒng)的供電設(shè)計要特別注意。系統(tǒng)供電包括+15V、+5 V和+3．3 V。+15 V、+5 V由電源板經(jīng)過濾波后直接給鎖相環(huán)電路供電。+3.3 V由+5 V經(jīng)LDO產(chǎn)生。各+5 V電源之間用磁珠進行隔離，各+3．3 V電源間也果用磁珠進行隔離。
HMC704寄存器較多，配置起來比較復(fù)雜，是設(shè)計難點之一。我們采用Altera公司的FPCAEP1C3T14417對HMC704進行配置。通過SPI串口用開放模式配置，可以減少配置時間，進一步減小跳頻時間。利用SCLK上升沿將數(shù)據(jù)、寄存器地址、芯片地址碼依次通過SDI送給PLL內(nèi)部的移位寄存器后，令SEN變?yōu)楦唠娖綄⒁莆患拇嫫髦械臄?shù)據(jù)所存至相應(yīng)鎖存器中，鎖相環(huán)進入相應(yīng)頻率鎖定過程。跳頻時，改變頻點只用改變N整數(shù)寄存器和N小數(shù)寄存器即可。
4 測試結(jié)果與結(jié)論
采用Agilent頻譜儀N9030A和信號源分析儀E5052B分別對該跳頻源的雜散、相噪和跳頻時間進行測試。相位噪聲測試曲線如圖3所示，測試頻率為10．47 GHz，相噪指標(biāo)為-96dBc／Hz@1kHz；雜散測試如圖4、圖5所示，測試頻率為10．44 GHz，圖4為近端雜散、圖5為遠端雜散。雜散優(yōu)于-70dBc。跳頻時間測試的是9．9 GHz到10．93 GHz的跳頻時間，約為36 μs。
該跳頻源高于指標(biāo)要求，體積為60x40×19mm3，且性能穩(wěn)定可靠。該設(shè)計方案可應(yīng)用于同類型的頻率頻率源設(shè)計。
評論