基于網(wǎng)絡(luò)分析儀測(cè)量高速模數(shù)轉(zhuǎn)換器輸入阻抗詳解

在通信領(lǐng)域，隨著中頻（IF）頻率越來越高，了解輸入阻抗如何隨頻率而變化變得日益重要。本文解釋了為什么ADC輸入阻抗隨頻率而變化，以及為什么這是個(gè)電路設(shè)計(jì)難題；然后比較了確定輸入阻抗的兩種方法：利用網(wǎng)絡(luò)分析儀測(cè)量法和利用數(shù)學(xué)分析方法計(jì)算法。本文還介紹了正確使用網(wǎng)絡(luò)分析儀的過程，并且提供了一個(gè)數(shù)學(xué)模型，其計(jì)算結(jié)果與實(shí)際測(cè)量結(jié)果非常接近。

利用高速ADC進(jìn)行設(shè)計(jì)時(shí)，常常要考慮這樣的問題：“ADC的模擬輸入阻抗與頻率有何關(guān)系？”數(shù)據(jù)手冊(cè)只給出對(duì)應(yīng)一個(gè)頻點(diǎn)的阻抗。如果要處理100 MHz以上的IF，那輸入阻抗是多少？輸入阻抗是隨頻率變化還是保持不變？

考慮在信號(hào)鏈中使用任何新器件時(shí)，輸入/輸出阻抗通常是讓所需的信號(hào)鏈各模塊配合得當(dāng)?shù)闹匾?guī)范。對(duì)于高速轉(zhuǎn)換器，這一規(guī)范已變得非常重要，因?yàn)樵O(shè)計(jì)（特別是通信基礎(chǔ)設(shè)施中的那些設(shè)計(jì)）已將IF從20MHz基帶提高到200MHz以上（如果采樣速率為122.88MHz，則處在第4奈奎斯特區(qū)），并且還在不斷升高。

2000年以前，一般“認(rèn)為”在基帶頻率，其阻抗很高，達(dá)數(shù)千歐姆，現(xiàn)在仍然如此。然而，隨著設(shè)計(jì)的IF頻率越來越高，時(shí)不時(shí)會(huì)冒出實(shí)際阻抗是多少、以及它是否隨頻率而變化等問題。通常，數(shù)據(jù)手冊(cè)將差分輸入阻抗規(guī)定為一個(gè)簡(jiǎn)單的RC并聯(lián)組合。然而，并不是所有ADC數(shù)據(jù)手冊(cè)都闡明了它的真實(shí)含義。

“有緩沖”或“無緩沖”

考慮輸入阻抗的影響時(shí)，設(shè)計(jì)人員一般可以在兩類高速ADC之間選擇：有緩沖和無緩沖（即采用開關(guān)電容）。雖然有許多不同的轉(zhuǎn)換器拓?fù)浣Y(jié)構(gòu)可供選擇，但本文討論的應(yīng)用僅涉及流水線架構(gòu)。

常用的CMOS開關(guān)電容ADC無內(nèi)部輸入緩沖器。因此，其功耗遠(yuǎn)低于緩沖型ADC。外部前端直接連接到ADC的內(nèi)部開關(guān)電容采樣保持（SHA）電路，這帶來兩個(gè)問題。

第一，當(dāng)ADC在采樣與保持兩種模式之間切換時(shí)，其輸入阻抗會(huì)隨頻率和模式而變化。第二，來自內(nèi)部采樣電容和網(wǎng)絡(luò)的電荷注入會(huì)將少量信號(hào)（與高頻成分混合，如圖1所示）反射回前端電路和輸入信號(hào)，這可能導(dǎo)致與轉(zhuǎn)換器模擬輸入端相連的元件（有源或無源）發(fā)生建立（settling）錯(cuò)誤。

圖1：此圖反映了內(nèi)部采樣電容的時(shí)域電荷注入（單端）與頻域電荷注入的對(duì)比關(guān)系。

通常，當(dāng)頻率較低時(shí)（《100MHz），這類轉(zhuǎn)換器的輸入阻抗非常高（數(shù)千Ω左右）；當(dāng)頻率高于200MHz時(shí)，差分輸入阻抗跌落至大約200Ω。輸入阻抗的虛部（即容性部分）也是如此，低頻時(shí)的容抗相當(dāng)高，高頻時(shí)逐漸變小到大約1-2pF。“匹配”這種輸入結(jié)構(gòu)是個(gè)極具挑戰(zhàn)性的設(shè)計(jì)問題，特別是當(dāng)頻率高于100MHz時(shí)。

輸入端采用差分結(jié)構(gòu)很重要，尤其是對(duì)于頻域設(shè)計(jì)。差分前端設(shè)計(jì)能夠更好地對(duì)電荷注入進(jìn)行共模抑制，并且有助于設(shè)計(jì)。

采用帶輸入緩沖的轉(zhuǎn)換器更便于設(shè)計(jì)。但不利的一面是這類轉(zhuǎn)換器的功耗更高，因?yàn)榫彌_器必須設(shè)計(jì)得具有高線性和低噪聲特性。輸入阻抗通常規(guī)定為固定的差分R||C阻抗。它由一個(gè)晶體管級(jí)進(jìn)行緩沖，該級(jí)以低阻抗驅(qū)動(dòng)轉(zhuǎn)換過程，因此顯著減小了電荷注入尖峰和開關(guān)瞬變。

與開關(guān)電容型ADC不同，輸入終端在轉(zhuǎn)換過程的采樣和保持階段幾乎無變化。因此，相比于無緩沖型ADC，其驅(qū)動(dòng)電路的設(shè)計(jì)容易得多。圖2為緩沖型和無緩沖型ADC的內(nèi)部采樣保持電路的結(jié)構(gòu)簡(jiǎn)圖。

圖2：所示是無緩沖（a）和有緩沖（b）高速流水線ADC采樣和保持電路的比較。

轉(zhuǎn)換器的選擇可能很難，但如今的大部分設(shè)計(jì)都力求更低功耗，因此設(shè)計(jì)人員往往采用無緩沖型轉(zhuǎn)換器。如果線性指標(biāo)比功耗更重要，則通常選用緩沖型轉(zhuǎn)換器。應(yīng)當(dāng)注意，無論選擇何種轉(zhuǎn)換器，應(yīng)用的頻率越高，則前端設(shè)計(jì)就越困難。單靠選擇緩沖型轉(zhuǎn)換器并不能解決所有問題。不過在某些情況下，它可能會(huì)降低設(shè)計(jì)復(fù)雜性。

轉(zhuǎn)換器輸入阻抗計(jì)算：測(cè)量方法

表面上，這似乎非常棘手，但其實(shí)有多種方法可以測(cè)量轉(zhuǎn)換器的阻抗。技巧在于利用網(wǎng)絡(luò)分析儀來完成大部分瑣碎工作，不過這種設(shè)備可能價(jià)格不菲。其優(yōu)點(diǎn)是，當(dāng)今的網(wǎng)絡(luò)分析儀能夠?qū)崿F(xiàn)許多功能，像跡線計(jì)算和去嵌入等；對(duì)于阻抗轉(zhuǎn)換等任務(wù)，它可以直接給出答案，而不需要使用外部軟件。

測(cè)量轉(zhuǎn)換器的阻抗需要兩塊電路板、一臺(tái)網(wǎng)絡(luò)分析儀和一點(diǎn)“入侵”知識(shí)。第一塊板焊接有ADC/DUT（待測(cè)器件），還焊接了其它元件以提供偏置和時(shí)鐘（圖3a）。第二塊高速ADC評(píng)估板去除了前端電路，僅留連至轉(zhuǎn)換器模擬輸入引腳的走線（圖3b）。

圖3： ADC的阻抗測(cè)量需要一塊ADC評(píng)估板（a）且要將（a）中的前端去掉以用于測(cè)量（b）。

第二塊板除去了拆掉的前端電路的任何走線寄生效應(yīng)。為此，必須使用與圖3b所示一模一樣但沒焊裝器件的電路裸板（圖4a）。然后切割該裸板，只剩下前端電路走線進(jìn)入ADC的模擬輸入引腳的那部分（圖4b）。

圖4：為去掉被剝離的前端電路的導(dǎo)線寄生效應(yīng)，應(yīng)使用圖3b所示的未焊件裸板（a）。該板的一個(gè)剪切版只允許前端電路導(dǎo)線連接到ADC的模擬輸入引腳（b）。

需要在轉(zhuǎn)換器的引腳處安裝一個(gè)連接器（通常會(huì)有足夠的銅來完成這一任務(wù)）。在此階段可發(fā)揮創(chuàng)造性以保證該連接器的牢固連接。通常，ADC的裸露焊盤（epad）可用于實(shí)現(xiàn)轉(zhuǎn)換器本身到地的連接。假設(shè)前端電路的兩條差分走線相等且對(duì)稱，那么只需要使用其中的一條走線。該板用于實(shí)現(xiàn)“通過”測(cè)量，最后將從焊有器件電路板的測(cè)量結(jié)果中減去前一測(cè)量結(jié)果。

下一步是對(duì)剪切后的小裸板（圖4b所示的第二塊板）實(shí)施“通過”測(cè)量，以測(cè)量S21（圖5）。這個(gè)文件（應(yīng)以touchstone格式或？.S2P文件形式保存）將成為去嵌入文件，用以從焊有器件的板中剔除所有走線寄生效應(yīng)。

圖5：圖4b所示剪切板的去掉前端電路后的導(dǎo)線阻抗。