基于CPCI和光纖接口的數(shù)據(jù)采集卡設(shè)計(jì)與實(shí)現(xiàn)

摘要：設(shè)計(jì)了一套基于CPCI總線，PCI9054橋接芯片和可編程邏輯器件(FPGA)的高速數(shù)據(jù)采集卡。FPGA作為本地主控芯片，根據(jù)工控機(jī)經(jīng)PCI9054轉(zhuǎn)發(fā)的采集命令，通過光纖接口實(shí)現(xiàn)與雷達(dá)接收機(jī)的通信。采用高速RAM緩存數(shù)據(jù)，采集的接收機(jī)測試數(shù)據(jù)的分析結(jié)果可在工控機(jī)上顯示，從而實(shí)現(xiàn)了對雷達(dá)接收機(jī)性能的快速測試。該采集卡具有較強(qiáng)的通用性和可擴(kuò)展性，詳細(xì)介紹了高速數(shù)據(jù)采集卡的組成和工作原理、硬件設(shè)計(jì)。
關(guān)鍵詞：光纖接口；CPCI總線；PCI9054；FPGA；雷達(dá)接收機(jī)測試

隨著雷達(dá)技術(shù)的發(fā)展和雷達(dá)型號(hào)的增多，現(xiàn)代雷達(dá)接收機(jī)數(shù)據(jù)處理速度顯著提高。因此，在雷達(dá)接收機(jī)的測試和維護(hù)中，對接收機(jī)測試系統(tǒng)的數(shù)據(jù)處理能力、可擴(kuò)展性等性能要求也在不斷提高。傳統(tǒng)的雷達(dá)接收機(jī)測試系統(tǒng)由于專用性強(qiáng)、兼容性差、擴(kuò)展能力不足，而CPCI總線的通用性、高可靠性和抗震動(dòng)性使其在雷達(dá)信號(hào)處理板中得到廣泛的應(yīng)用。同時(shí)，由于傳輸高速雷達(dá)信號(hào)的需求，光纖在雷達(dá)系統(tǒng)中得到了廣泛的應(yīng)用。基于以上分析，本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于光纖接口，使用CPCI總線通信的高速、通用性強(qiáng)的高速數(shù)據(jù)采集卡。通過實(shí)際測試，該采集卡可以很好地完成數(shù)據(jù)采集等雷達(dá)接收機(jī)測試的功能，并具有較好的通用性和可擴(kuò)展性。

1 系統(tǒng)設(shè)計(jì)
高速數(shù)據(jù)采集卡主要由StratixⅡGX FPGA、光纖接口、SRAM、PCI9054橋接芯片等構(gòu)成。本系統(tǒng)設(shè)計(jì)的目的是應(yīng)用于雷達(dá)數(shù)據(jù)的采集和分析，為了高速、可靠地傳輸雷達(dá)信號(hào)，決定采用光纖作為傳輸媒介，充分利用光纖傳輸損耗小、抗干擾能力強(qiáng)、傳輸速率高等優(yōu)點(diǎn)。
采用FPGA作為信號(hào)采集系統(tǒng)的核心，這種方式最大的優(yōu)點(diǎn)就是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適合模塊化設(shè)計(jì)，能夠提高效率，同時(shí)其開發(fā)周期較短，系統(tǒng)容易維護(hù)和擴(kuò)展。圖1是該系統(tǒng)的硬件框圖。

其工作流程如下：PC機(jī)通過CPCI接口將采集命令等送入FPGA，F(xiàn)PGA對命令進(jìn)行譯碼，通過光纖接口向雷達(dá)接收機(jī)發(fā)出參數(shù)設(shè)置命令，然后通過光纖接口接收采集的雷達(dá)接收機(jī)數(shù)據(jù)。光纖接口將光信號(hào)轉(zhuǎn)換成串行電信號(hào)送入FPGA，F(xiàn)PGA對數(shù)據(jù)進(jìn)行串／并轉(zhuǎn)換、數(shù)據(jù)緩沖等所必須的信號(hào)處理過程，然后存儲(chǔ)到高速RAM中。當(dāng)計(jì)算機(jī)發(fā)出數(shù)據(jù)傳輸命令后，再將數(shù)據(jù)通過CPCI總線送入計(jì)算機(jī)進(jìn)行存儲(chǔ)、分析處理和顯示等。同時(shí)系統(tǒng)還保留了一部分電信號(hào)的接口，便于和現(xiàn)有的系統(tǒng)兼容。

2 系統(tǒng)硬件設(shè)計(jì)
2．1 時(shí)鐘設(shè)計(jì)
系統(tǒng)中FPGA的時(shí)鐘信號(hào)由一個(gè)125 MHz晶振直接提供，PCI9054的時(shí)鐘由一個(gè)40 MHz晶振提供。高速RAM和光纖接口的時(shí)鐘信號(hào)則是由FPGA通過內(nèi)部的PLL提供。因?yàn)闀r(shí)鐘信號(hào)是非常敏感的信號(hào)，所以要盡量減少反射和串?dāng)_等一些問題。在時(shí)鐘信號(hào)線上串接適當(dāng)?shù)钠ヅ潆娮杩梢杂行У販p少反射，減少串?dāng)_則需要在時(shí)鐘走線周圍留出額外的空間。在本設(shè)計(jì)中，將時(shí)鐘線單獨(dú)放在兩個(gè)地平面層中間的一層，保證了時(shí)鐘信號(hào)的完整性。
2．2 CPCI接口設(shè)計(jì)
目前，PCI接口的設(shè)計(jì)有兩種方法，一種為使用專用的PCI接口芯片來設(shè)計(jì)，這種方法相對來說較為簡單；另一種方法是利用FPGA進(jìn)行設(shè)計(jì)，這種方法比較復(fù)雜，開發(fā)難度較大。本設(shè)計(jì)采用第一種方法，即采用PCI9054接口芯片實(shí)現(xiàn)PCI總線。
PCI9054芯片適用于通用的32位、33 MHz的局部總線設(shè)計(jì)。它的本地總線可為三種模式：M模式，C模式和J模式，可利用模式選擇引腳加以選擇。本設(shè)計(jì)選用C模式，即32位的地址／數(shù)據(jù)總線非復(fù)用。
PCI9054提供了三種物理總線接口：PCI總線接口、LOCAL總線接口、串行EPROM接口。CPCI接口設(shè)計(jì)思路是：FPGA通過PCI9054與PCI總線相連，在FPGA內(nèi)部實(shí)現(xiàn)PCI本地端的時(shí)序控制。PCI9054芯片內(nèi)部2個(gè)獨(dú)立DMA通道，可以實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)在PC機(jī)內(nèi)存與數(shù)據(jù)采集卡之間的高速傳輸。PCI9054接口電路如圖2所示。