最新測試技術在芯片良率提高中發(fā)揮新作用

在納米設計時代，可制造性設計(DFM)方法在提高良率方面中已經(jīng)占據(jù)了中心地位。為了實現(xiàn)更高的良率，人們在初始設計和制造過程本身采用了各種技術。由于采用了DFM規(guī)則，驗證這些技術的有效性就至關重要。新的測試方法學重點是識別故障機制，從而提供使測量取得成功的有價值的反饋鏈。這些方法學使故障診斷更為有效，從而縮短良率提高周期。

過去，測試的基本目的是識別有缺陷的器件并防止它們流出制造廠。這就是制造測試和掃描測試診斷要以全新的觀點進行故障和良率分析的原因。

與簡單地將經(jīng)測試器件分箱裝入合格/失效桶的做法相比，新的診斷技術可被用于從有價值的數(shù)據(jù)中探測故障機制，最終隔離造成故障的根本原因和能夠被校正的良率損失機制。在此，要采用測試技術來解決其它富有挑戰(zhàn)性的任務，包括首次流片診斷和提高良率，這兩個任務都需要有效地對無法通過測試的器件實施故障隔離。

隨著大量的設計向130nm及其以下工藝轉(zhuǎn)移，亞波長光罩蝕刻效應、更低的電源電壓和增大的泄漏電流對良率有著重要影響。在良率低下與企業(yè)要滿足市場需求之間形成了尖銳矛盾。

提高良率對企業(yè)增強贏利能力極為重要。一經(jīng)發(fā)現(xiàn)問題區(qū)域的清晰跡象，就要開始采取正確的行動。當特征尺寸減小到130nm以下時，由于缺陷通常是不可見的，在線檢查工具的效率會下降，從而使問題更加復雜。這正是測試技術需要發(fā)揮重要作用的地方。

圖1：在良率受到制約的納米時代，利用DFM技術來提高初始良率固然重要；但從長遠目標來看，晶圓廠具備精確預測成熟良率的能力或許更為重要。

過去20年，可測性設計(DFT)開發(fā)取得了長足進展，改進了測試質(zhì)量，并降低了測試成本。最近的進展如壓縮掃描測試模式及高速存儲器內(nèi)建自測試(MBIST)已經(jīng)很快被工程師所掌握，并廣泛見諸于當今的設計之中。DFT也將很快被部署用于可靠的故障分析，從而成為加快提高良率的要旨。

綜合故障分析策略包括以下幾個方面：用于嵌入式存儲器診斷、掃描鏈和門邏輯的故障診斷的各種方法學。除了診斷每一個故障之外，還要將幾個方面相關到到器件版圖設計及最終識別實際缺陷的機制中。

識別嵌入式存儲器缺陷

嵌入式存儲器或許是考察故障識別過程的最佳例子，其構(gòu)造的規(guī)則性使故障隔離比門邏輯要容易得多。實際上，采用針對測試算法的綜合MBIST，就有可能不僅隔離特定的故障存儲器單元，而且可能隔離單個晶體管。正是因為如此，存儲器故障分析成為許多良率改進方案的基礎。

MBIST可以全面測試嵌入式存儲器的每一個例程，有時多以百計。典型的MBIST診斷引擎采用串行接口，通常利用JTAG寄存器將測試故障的準確位置及失敗的算法步驟信息一起發(fā)出。該信息可以被映射到器件的物理版圖以便設計工程師精確地發(fā)現(xiàn)缺陷的趨勢。

除了測試獨立的單元，測試其它存儲器結(jié)構(gòu)特征也很重要。針對測試這些特征的算法包括用于獨立使能線、地址解碼晶體管和多接口存取電路的專用測試。如果不能正確地測試嵌入式存儲器的所有結(jié)構(gòu)特征，那就可能留下巨大的測試質(zhì)量隱患，并最終妨礙提高良率。最后，所有算法都應該進行at-speed操作以獲得最高的測試質(zhì)量。當然，在診斷過程中既不能對這些算法，也不能對at-speed操作進行折衷處理。

定位邏輯故障

綜合故障分析策略包括用于存儲器陣列和門邏輯的精確故障識別。不幸的是，許多公司對門邏輯采用有限的隔離，客戶返回的除外。這就可能導致一大堆缺陷類型逃避早期的識別，因而在良率改善過程中留下巨大的隱患，從而加長了良率學習的時間，因為必需對更多的缺陷器件采樣，以便確實識別缺陷的變化趨勢。

不難理解為什么門邏輯故障隔離比存儲器陣列要復雜得多。邏輯的隨機特性不僅僅使測試生成更為困難，而且使故障隔離更為復雜。即使門邏輯診斷工具能夠?qū)⒐收细綦x為一小塊邏輯，但這對于識別特定的制造缺陷來說可能是無效的。

診斷一個未通過掃描測試的器件首先要考慮的是掃描鏈本身的問題。超過30%的掃描測試故障都歸因于掃描鏈本身的問題且并不是罕見的。由于測試條件所造成的這些故障類型是令人惱怒的問題：即一個單個掃描失敗可能造成整個掃描鏈中的結(jié)果是無效的-即使不是全部，也是絕大部分。

幸運的是診斷工具配備了針對掃描鏈故障的算法，這些算法工作的基礎是每一個獨立的掃描鏈通過彼此之間的邏輯相連，因此，通過分析鄰近掃描鏈的數(shù)據(jù)，掃描鏈故障定位的更精確估算就可以被推斷出來。

在流片診斷過程中，經(jīng)常出現(xiàn)掃描鏈加載和卸載期間的時序問題(如圖2所示)。對于診斷工具而言，重要的是正確地識別這些條件并精確地報告所懷疑的故障電路單元。即使采用合適功能的掃描鏈，精確識別引起門邏輯測試故障的征兆遠非易事。曝光缺陷首先需要高質(zhì)量的測試模式集。利用較大的故障模型集，如跳變和橋接，就可以獲得高質(zhì)量的測試模式集。

測試壓縮技術增加了可能的故障類型并保持測試成本的低廉，現(xiàn)在130nm及以下的設計都將測試壓縮技術集成到測試開發(fā)流程之中。當然，任何測試壓縮方法都必須具備不增加特別的模式就能直接診斷故障的能力。這就不會增加測試負擔或消除了由僅用于故障隔離的不同測試模式所引起的診斷不確定性。這樣，生產(chǎn)故障日志就可以被診斷工具直接采用，而不必在測試設備上重新插入被測器件。

確定故障的準確邏輯位置可能是一個困難的問題。簡單的粘著故障(stuck-at faults)最容易被定位。但另一方面，以某種方式可以證明，橋接缺陷本身就確實難以進行識別。在這些情況下，診斷工具可以執(zhí)行一些二次計算來識別可能的疑點，并對這些疑點按照故障真實原因的可能性進行排隊。利用這些結(jié)果和其它信息(如版圖數(shù)據(jù))，可以證明這是一種確定器件故障根本原因的有效方法。

物理版圖中的缺陷識別

把探頭伸進芯片內(nèi)部直接識別制造缺陷是一種成本極高的方法，它需要很昂貴的設備投資和高技能的技術人員。在開始de-processing之前，重要的是，要確保診斷工具所顯示的故障邏輯網(wǎng)絡就是某種可識別缺陷的實際位置。

圖2：時序問題可能出現(xiàn)在掃描鏈的加載和卸載過程中

即使對該邏輯網(wǎng)絡具有高度信心，要開始做de-processing通常還不夠精確。許多網(wǎng)絡很長，在繼續(xù)往前布線之前應做必要的物理隔離。在版圖中加亮網(wǎng)絡可以被用于更精確地識別缺陷的位置及可能的缺陷原因。例如，如果可疑的網(wǎng)格被診斷工具中識別為開路，那么最好要檢查過孔?；蛟S，如果該可疑網(wǎng)格與另外一個網(wǎng)格在很長一段相鄰，那么很可能存在橋接故障。進一步說，故障網(wǎng)絡的特征可以被用作創(chuàng)建DFM規(guī)則的基礎。

本文小結(jié)

故障分析是一個正在成長中的領域，工具越好用，收效也就越大。業(yè)界對更細微劃分可疑類型的診斷工具存在持續(xù)不斷的需求。這將加速首次流片的糾錯。缺陷診斷的自動化使得故障分析可以在較多的樣品上進行，從而縮短良率學習周期。顯然，這些工具可以在縮短上市時間并改善產(chǎn)品質(zhì)量上發(fā)揮重要作用。