基于DDS+PLL的X―Band信號(hào)源設(shè)計(jì)
加入技術(shù)交流群
2．4 頻率合成單元
X波段變頻源輸出的f0信號(hào)分為3路，一路經(jīng)濾波、功率放大后生成本振信號(hào)輸出，另外兩路與PLL1鎖相器輸出的28 MHz中頻信號(hào)混頻，上變頻輸出經(jīng)濾波、功率放大后生成鏡頻信號(hào)，下變頻輸出經(jīng)濾波、功率放大后生成探測(cè)信號(hào)。頻率合成單元的X波段功分器、混頻器、功率放大器等均采用成熟技術(shù)，確保系統(tǒng)穩(wěn)定可靠地工作，本振、鏡頻、探測(cè)3路輸出設(shè)計(jì)為3個(gè)獨(dú)立的支路，減小信號(hào)之間的串?dāng)_，采取良好的屏蔽、接地和濾波等措施，以實(shí)現(xiàn)高頻譜純度源信號(hào)。本振、鏡頻、探測(cè)信號(hào)的頻率穩(wěn)定度和頻率準(zhǔn)確度取決于參考晶振，優(yōu)于技術(shù)指標(biāo)的要求。頻率合成電路原理如圖5所示。本文引用地址：http://www.ex-cimer.com/article/194703.htm
2．5 點(diǎn)頻選擇
微波源頻段落在X波段內(nèi)，提供主通道微波前端組件測(cè)試所需的相干本振信號(hào)、探測(cè)信號(hào)、鏡頻信號(hào)，每種信號(hào)在1 GHz通帶內(nèi)有201個(gè)點(diǎn)頻可供選擇。所有測(cè)試頻點(diǎn)參數(shù)均由工控機(jī)轉(zhuǎn)換為DDS頻率控制字通過RS 232下載到FPGA，并存儲(chǔ)在FPGA片內(nèi)RAM的對(duì)應(yīng)地址單元，根據(jù)選定的點(diǎn)頻，F(xiàn)PGA讀取對(duì)應(yīng)的代碼，控制DDS輸出對(duì)應(yīng)頻率的信號(hào)。信號(hào)點(diǎn)頻既能手動(dòng)選擇，也能自動(dòng)控制。
3 測(cè)試結(jié)果和分析
根據(jù)前面介紹的方案，最終實(shí)現(xiàn)了該X波段變頻源，圖6，圖7為該變頻源的外觀圖。
為了測(cè)試變頻源輸出頻譜的質(zhì)量，使用E4440A頻譜分析儀測(cè)試其輸出頻譜和相位噪聲，頻譜和相位噪聲測(cè)試曲線如圖8，圖9所示，主要測(cè)試指標(biāo)如下：相位噪聲為-86．87 dBc／Hz／10 kHz；雜波抑制小于等于65 dB／(300 MHz帶寬內(nèi))；輸出功率為19．05dBm。
測(cè)試結(jié)果表明，該變頻源輸出頻譜質(zhì)量?jī)?yōu)異，完全能滿足研制要求的需要。
4 結(jié)語
采用本文提出的方案研制出的X波段變頻源，體積小，成本低，可靠性高，實(shí)現(xiàn)了系統(tǒng)信號(hào)的全相參和變頻要求，同時(shí)輸出信號(hào)具有低相位噪聲、高頻譜純度、高捷變速率的特點(diǎn)，滿足了測(cè)試系統(tǒng)的需求。
評(píng)論