<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 多種觸發(fā)功能的可編程高速數(shù)據(jù)采集模塊

          多種觸發(fā)功能的可編程高速數(shù)據(jù)采集模塊

          作者: 時(shí)間:2011-11-05 來源:網(wǎng)絡(luò) 收藏

          摘要:給出一種具有多種功能的的設(shè)計(jì)方法。模塊可以動(dòng)態(tài)設(shè)置窗長(zhǎng)度、點(diǎn)電平、觸發(fā)極性和觸發(fā)模式;依據(jù)觸發(fā)字與存儲(chǔ)在FIFO中的A/D轉(zhuǎn)換數(shù)據(jù)比較確定觸發(fā)位置,并根據(jù)設(shè)置的預(yù)觸發(fā)深度實(shí)現(xiàn)對(duì)A/D轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)和傳輸。由于觸發(fā)電路采用了全數(shù)字化設(shè)計(jì),與采用模擬電平比較器實(shí)現(xiàn)觸發(fā)電平比較相比,無需硬件改動(dòng),可以靈活地配置觸發(fā)方式,同時(shí)也降低了系統(tǒng)調(diào)試難度。
          關(guān)鍵詞:采集;數(shù)字電路;觸發(fā)窗;先進(jìn)先出存儲(chǔ)器

          引言
          在數(shù)據(jù)采集的過程中,為了不漏掉任何一個(gè)既定特征的信號(hào),A/D轉(zhuǎn)換器必須不斷地采集數(shù)據(jù)。但是由于存儲(chǔ)器容量的限制,不可能無限制地采集并存儲(chǔ)數(shù)據(jù)。如何使模塊能自動(dòng)檢測(cè)、采集并存儲(chǔ)有效數(shù)據(jù)呢?觸發(fā)技術(shù)的引入可以解決這一問題。觸發(fā)是為了有效地觀測(cè)信號(hào),當(dāng)被測(cè)信號(hào)滿足觸發(fā)條件時(shí),啟動(dòng)一次數(shù)據(jù)采集,使用戶在屏幕上能觀測(cè)到滿足觸發(fā)條件的波形。
          觸發(fā)電路在以往的設(shè)計(jì)中,多采用電平比較器,其缺點(diǎn)是:采用的分立元件多,不利于模塊移植和速度的提升,同時(shí)觸發(fā)方式多樣化配置也受到硬件限制,不具備智能化特點(diǎn)。本模塊基于高速A/D轉(zhuǎn)換器和FPGA,提出了一種全數(shù)字化的多種觸發(fā)功能的高速數(shù)字采集設(shè)計(jì)方案。模塊接口易于移植,采集頻率高達(dá)50 MHz,具有多種觸發(fā)功能,采用的觸發(fā)窗技術(shù)進(jìn)一步保證了采樣存儲(chǔ)數(shù)據(jù)的正確性和有效性。

          1 結(jié)構(gòu)
          高速數(shù)據(jù)由FPGA存儲(chǔ)控制、傳輸電路和AD9057數(shù)據(jù)采集部分構(gòu)成。其中FPGA為此次模塊設(shè)計(jì)的重點(diǎn)。多種觸發(fā)功能的高速數(shù)據(jù)采集模塊結(jié)構(gòu)框圖如圖1所示。采用Cyclone系列EP1C6Q240C8型號(hào)的FPGA控制芯片,其Bank4 I/O口與AD9057相連,有源晶振提供了50 MHz的時(shí)鐘頻率。

          本文引用地址:http://www.ex-cimer.com/article/194706.htm

          a.jpg


          此模塊通過通信接口動(dòng)態(tài)設(shè)置觸發(fā)極性、觸發(fā)模式、觸發(fā)窗長(zhǎng)度、觸發(fā)點(diǎn)電平,觸發(fā)極性可選上升沿觸發(fā)rising_edge和下降沿觸發(fā)falling_edge兩種。觸發(fā)模式可分為前觸發(fā)pre_trigger、中間觸發(fā)mid_trigger、后觸發(fā)post_trigger三種模式。觸發(fā)窗長(zhǎng)度設(shè)置為0~100的整數(shù),觸發(fā)點(diǎn)電平可設(shè)置為0~255的整數(shù)。
          當(dāng)連接通信接口的外部顯示控制界面設(shè)置好觸發(fā)極性、觸發(fā)模式、觸發(fā)窗長(zhǎng)度、觸發(fā)點(diǎn)電平時(shí),開始啟動(dòng)采集命令,包裝好的40位數(shù)據(jù)流將被發(fā)送到FPGA;FPGA接收到40位數(shù)據(jù)后,迅速分離成5個(gè)8位數(shù)據(jù),即觸發(fā)極性、觸發(fā)模式、觸發(fā)窗長(zhǎng)度、觸發(fā)點(diǎn)電平和采集啟動(dòng)信號(hào),利用FIFO存儲(chǔ)器先進(jìn)先出的特性以及對(duì)AD9057的控制時(shí)序,配合觸發(fā)信號(hào)存儲(chǔ)A/D數(shù)據(jù);當(dāng)采樣完成后,F(xiàn)IFO中的數(shù)據(jù)可以被發(fā)送到外部的顯示控制界面直觀地顯示出來。


          上一頁 1 2 3 下一頁

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();