基于虛擬儀器技術(shù)的雷達(dá)信號(hào)模擬器設(shè)計(jì)

　　2 功能實(shí)現(xiàn)

　　2．1 功能說(shuō)明

　　PCI－564OR中頻卡能夠通過(guò)LabVIEW編程來(lái)實(shí)現(xiàn)其功能，而且支持其他語(yǔ)言程序的調(diào)用，如C，VC，LabWindows CVI 等，同時(shí)能結(jié)合 Matlab仿真技術(shù)計(jì)算出雷達(dá)回波信號(hào)及雜波等數(shù)據(jù)，將 Matlab 模擬產(chǎn)生的回波數(shù)據(jù)到PCI總線傳輸至FPGA中，F(xiàn)PGA對(duì)高速的數(shù)據(jù)流進(jìn)行緩沖、分離，最后送入存儲(chǔ)器存儲(chǔ)，并按照數(shù)字上變頻芯片的時(shí)序送出對(duì)應(yīng)的數(shù)據(jù)，產(chǎn)生數(shù)字上變頻芯片正常工作時(shí)所需的控制信號(hào)。最后數(shù)字上變頻芯片AD9857將視頻回波數(shù)據(jù)轉(zhuǎn)換為中頻回波數(shù)據(jù)進(jìn)行模擬輸出。

　　該模擬器把Matlab仿真好的回波信號(hào)先進(jìn)行存儲(chǔ)．然后不斷地循環(huán)輸出。在要求數(shù)據(jù)傳輸速率和存儲(chǔ)空間大小的同時(shí)，要求該模擬器必須能夠連續(xù)不斷地提供回波數(shù)據(jù)，不能出現(xiàn)間斷，工作要穩(wěn)定可靠。

　　2.2 PCl－5640R程序設(shè)計(jì)

　　2.2.1 設(shè)計(jì)思想

　　總的程序分圭程序設(shè)計(jì)和FPGA程序設(shè)計(jì)兩塊，主程序負(fù)責(zé)將數(shù)據(jù)讀取、轉(zhuǎn)換，然后送入FPGA，F(xiàn)PGA程序負(fù)責(zé)在FPGA上設(shè)計(jì)存儲(chǔ)器，存儲(chǔ)數(shù)據(jù)，并將數(shù)括通過(guò) D／A轉(zhuǎn)換送出。將Matlab仿真的數(shù)據(jù)以文本艾件的形式存儲(chǔ)，并通過(guò)LabVIEW中的路徑控件將文件載入，讀取數(shù)據(jù)，再通過(guò)LabVIEW編程將數(shù)據(jù)轉(zhuǎn)換為適合送入PCl－5640R中頻板中的FPGA模塊，并經(jīng)過(guò)上變頻器AD9857輸出的數(shù)據(jù)，進(jìn)而送人FPGA中。由FPGA控制將數(shù)據(jù)送入AD9857，最終輸出中頻回波信號(hào)。軟件設(shè)計(jì)分主程序設(shè)計(jì)和FPGA 程序設(shè)計(jì)，結(jié)構(gòu)圖分別如圖3，圖4所示。

圖3 主程序結(jié)構(gòu)圖

圖4 FPGA程序結(jié)構(gòu)圖

　　圖4中的三個(gè)模塊分別是三個(gè)定時(shí)循環(huán)，它們?cè)趫?zhí)行時(shí)并無(wú)先后順序，各自按預(yù)定的時(shí)序循環(huán)。