基于虛擬儀器技術(shù)的雷達(dá)信號(hào)模擬器設(shè)計(jì)

　　圖6（a）中的Nl5640R Config ADC和NI5640R Config DAC是用于在FPGA芯片上設(shè)置A／D和D／A轉(zhuǎn)換功能的程序模塊，這兩個(gè)模塊是PCl－5640R特有的，只需對(duì)其參數(shù)遴行配置即可。圖6（b）中數(shù)據(jù)是通過FIFO送入Memory中，再通過計(jì)算Memory 的地址，尋址讀取數(shù)據(jù)，再送到Transfer Processing這個(gè)FIFO中。圖6（c）是將數(shù)據(jù)從這個(gè)FIFO中讀取，再轉(zhuǎn)換成 14位數(shù)送入AO0口。

　　2.3實(shí)驗(yàn)結(jié)果

　　實(shí)驗(yàn)以生成較具代表性的單載頻矩形脈沖信號(hào)、線性調(diào)頻信號(hào)并添加雜波信號(hào)來檢驗(yàn)?zāi)M器的信號(hào)生成功能。

　?。? ）單載頻矩形脈沖信號(hào)

　　單載頻矩形脈沖信號(hào)是一種載頻為fo，脈沖寬度為TP的脈沖調(diào)制正弦信號(hào)，可表示為：

　　式中：Tr為脈沖重復(fù)周期；rect （ t／Tp，）為信號(hào)的歸一化復(fù)包絡(luò)。

　?。?）線性調(diào)頻信號(hào)

　　線性調(diào)頻信號(hào)可表示為：

　　式中：fo為中心頻率；Tp，為脈沖寬度，Tr為脈沖重復(fù)周期；k＝S／Tp為調(diào)頻斜率；B為線性調(diào)頻信號(hào)的帶寬。

　?。?）雜波信號(hào)

　　這里模擬的是瑞利雜波，其幅度概率分布為瑞利分布，功率譜為高斯譜。

　　將以上數(shù)據(jù)疊加，得到混合波形數(shù)據(jù)。將混合波形數(shù)據(jù)通過 LabVIEW程序送到PCl－5610R中頻卡。輸出的波形如圖7所示。

圖7 混合波形圖

　　混合波周期為500 uS，載波頻率為65MHz，依次由脈寬為0．3 us的單載頻脈沖，脈寬為6 uS的線性調(diào)頻信號(hào)和所占時(shí)寬300 us的瑞利雜波組戚。

　　3結(jié)語

　　實(shí)驗(yàn)結(jié)果表明，用計(jì)算機(jī)結(jié)合NI 公司的PCI－5 640 R中頻卡，配合Matlab仿真軟件，能夠根據(jù)需要產(chǎn)生較逼真的雷達(dá)模擬回波。該模擬器具有靈活性和穩(wěn)定性的特點(diǎn)，可以根據(jù)需要產(chǎn)生信號(hào)、嗓聲、雜波和干擾等；同時(shí)，由于板卡能夠通過LabVIEW語言對(duì)卡內(nèi)的FPGA編程來實(shí)現(xiàn)其功能，在修改參數(shù)重新對(duì)FPGA進(jìn)行配置時(shí)，只需完成對(duì)應(yīng)的軟件編譯，節(jié)省了芯片再配置的時(shí)間，而且LabVIEW豐富的圖形控件為人機(jī)交互界面的設(shè)計(jì)與擴(kuò)展節(jié)省了時(shí)間。本文旨在探縈模擬雷達(dá)回波信號(hào)的新途徑，在信號(hào)的實(shí)時(shí)性方面尚未實(shí)現(xiàn)，由于FPGA可以以完全并行的方式進(jìn)行運(yùn)算，能夠在一個(gè)時(shí)鐘周期內(nèi)完成大量計(jì)算；可以滿足多目標(biāo)模擬對(duì)高速運(yùn)算的要求，所以在實(shí)現(xiàn)實(shí)時(shí)性上并不困難。