用高性能ADC拓展軟件定義無線電應(yīng)用領(lǐng)域

　　超高速ADC支持電路

　　要利用ADC12D1800這樣的數(shù)據(jù)轉(zhuǎn)換器獲得高性能表現(xiàn)，必須保證支持電路的性能與數(shù)據(jù)轉(zhuǎn)換器本身相當(dāng)。支持電路的要素包括：高性能，低抖動時鐘源；用來驅(qū)動ADC輸入的高線性、低噪聲放大器或平衡-非平衡變壓器；用來采集和處理Gbps級數(shù)據(jù)的高速FPGA或ASIC技術(shù)。

　　產(chǎn)生GHz級的時鐘信號

　　數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中最重要的子電路之一就是時鐘源，時鐘信號的精度直接影響轉(zhuǎn)換器的動態(tài)性能。時鐘源必須具有非常微小的時鐘抖動和相位噪聲。一個完美的時鐘發(fā)生器應(yīng)該總是在相同的時間間隔發(fā)出時鐘沿。而在實際操作中，時鐘沿到來的時間間隔總是不斷變化的。由于時鐘信號的不確定性，采樣波形的信噪比(SNR)可能不盡如人意。時序不確定性/時鐘抖動越嚴(yán)重，對ADC基底噪聲的影響越惡劣，因此信噪比越低。采樣時鐘信號的諧波也會混雜在模擬輸入信號中，導(dǎo)致互調(diào)失真(IMD)和噪聲功率比(NPR)性能下降。因此，需要具有出色雜散噪聲性能的低抖動時鐘源。抖動產(chǎn)生的噪聲未超過量化噪聲(1/2LSB)時，來自所有信號源的可容忍最大時鐘抖動(Tj)可由以下簡單公式進行計算：

　　如果輸入電壓(VIN)優(yōu)化后等于ADC的滿量程電壓(VINFSR)，那么時鐘抖動要求便成為ADC分辨率(N位)和輸入采樣頻率(fin)的一個影響因素?？捎靡韵鹿接嬎銤M足期望信噪比規(guī)格所要求的時鐘抖動：

　　當(dāng)輸入頻率為奈奎斯特(Nyquist)采樣率(1.8GSPS轉(zhuǎn)換率對應(yīng)的輸入頻率為900MHz)，60dB信噪比對應(yīng)的整體時鐘抖動為180fs。這種極低的時鐘抖動可用LMX2541配合適當(dāng)?shù)幕鶞?zhǔn)振蕩器，或者用最高頻率1.0GSPS的LMK04000系列的ADC12D1000來實現(xiàn)。這兩種方案的雜散諧波失真性能都不會限制模數(shù)轉(zhuǎn)換器的動態(tài)性能。表1列出了關(guān)于美國國家半導(dǎo)體LMK0X000時鐘產(chǎn)品的詳細信息。

　　模擬輸入電路只有兩種組件可供選擇：寬帶差分放大器或者平衡-不平衡變壓器(要實現(xiàn)最優(yōu)動態(tài)性能，模擬輸入必須為差分驅(qū)動方式)。由于變壓器是無源器件，因此沒有任何功耗。輸入功率基本等于輸出功率，只是在變壓器繞組上有輕微損耗。由于變壓器是無源器件，因此失真通常小于差分放大器。但是在使用變壓器時，難以在維持阻抗與ADC輸入匹配的同時控制信道增益。此外，變壓器比高性能差分放大器更容易發(fā)生增益和相位失配。放大器可以提供高增益(固定和可變的)、直流耦合和ADC輸入保護。帶有輸出箝位功能的放大器對防止過高的模擬輸入非常有幫助。在變壓器輸出端使用快速箝位二極管通常不可行，因為增加的這個電容將使信號帶寬和動態(tài)性能降低。

　　ADC12D1800的滿量程差分輸入電壓為0.8V p-p。雖然不會立刻體現(xiàn)出來，但這個相對較小的滿量程范圍有它潛在的好處。其它超高速ADC依靠較寬的輸入VINFSR(>2V p-p)電壓來試圖獲得盡可能高的信噪比。盡管理論上可行，但實際上一個2V p-p的高頻信號通過平衡-非平衡變壓器或者差分放大器之后很難保持低失真。當(dāng)信號幅值增加，尤其是信號頻率也提高時，幅值與相位匹配將變差。而且幅值越高，諧波和非諧波失真也會越嚴(yán)重。

　　同樣值得注意的是，由于要求的時鐘源抖動性能和VIN/VINFSR之比相關(guān)，通過使模擬輸入低于標(biāo)稱VINFSR來最大化放大器或平衡-非平衡的失真性能，可以補償高VINFSR值的影響，這將會對時鐘源產(chǎn)生更加嚴(yán)格的要求。推薦用LMH6554和LMH6517這兩款放大器來驅(qū)動ADC12D1X00系列ADC。