多并行處理器接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)

對(duì)于3C120模塊而言，它除了通過EMIFA接口和C6416T相通信外，還通過SPI來和C6416T相互傳輸數(shù)據(jù)，這樣有利于數(shù)據(jù)的處理。同時(shí)，兩片3C120為了能相互共享數(shù)據(jù)和存儲(chǔ)數(shù)據(jù)，它們之間連接了一個(gè)9 Mb的DPRAM。

3 模塊的通訊鏈路設(shè)計(jì)
接收機(jī)板中主要包括了三大通訊鏈路，主要介紹如下：
(1)C6416T模塊中兩片DSP(C6416TA和C6416TB)之間的通訊它們有兩種通訊方式：DPRAM通訊、串口通訊。
兩個(gè)C6416T分別與DPRAM的左、右口相連。C6416TA將要處理的數(shù)據(jù)從左口鏈路送入DPRAM，再通過DPRAM的右口中斷管腳通知C6416TB，然后C6416TB從DPRAM的右口取走數(shù)據(jù)。C6416TB也可以用同樣的方式給C6416TA傳送數(shù)據(jù)。中斷產(chǎn)生是通過寫和讀DPRAM的左右口郵箱來實(shí)現(xiàn)的，如圖4所示。C6416TA寫左口郵箱時(shí)，會(huì)在右口產(chǎn)生中斷給C6416TB，然后C6416TB讀左口郵箱可清除中斷。左口中斷的產(chǎn)生和清除方法也是一樣。

兩個(gè)C6416T通過串口1和串口2相互連接，可實(shí)現(xiàn)全雙工通訊，同步串口的最高時(shí)鐘速率可達(dá)l／4CPU時(shí)鐘頻率。
(2)3C120模塊中兩片F(xiàn)PGA(3C120A和3C120B)之間的通訊
它們也有兩種通訊方式：DPRAM通訊、自定義I／O通訊。兩片3C120通過DPRAM通訊的原理與兩片C6416T相同。另外，兩片3C120之間還互連了一些I／O口，在實(shí)際應(yīng)用當(dāng)中可以對(duì)這些I／O口進(jìn)行定義，讓其來完成兩片3C120間的數(shù)據(jù)交換。
(3)3C120模塊與C6416T模塊之間的通訊它們包括兩部分，兩片3C120分別與所對(duì)應(yīng)平行的C6416T之間的通訊。每片3C120與所對(duì)應(yīng)的C6416T之間可通過EMIFA總線、SPI和中斷來進(jìn)行數(shù)據(jù)的交換和控制。

4 接收機(jī)板的SI仿真
信號(hào)完整性(Signal Integrity，SI)是指在信號(hào)線上的信號(hào)質(zhì)量。在高速電路中來自接收端的反射信號(hào)很容易到達(dá)驅(qū)動(dòng)端，如果反射信號(hào)很強(qiáng)，疊加的波形就有可能改變?cè)瓉淼倪壿嫚顟B(tài)，導(dǎo)致電路無法正常工作。該接收機(jī)板總線傳輸速率要求很高，所以在PCB布線之前，應(yīng)預(yù)先進(jìn)行調(diào)研，以形成規(guī)則或設(shè)計(jì)準(zhǔn)則，從而確保設(shè)計(jì)結(jié)果不出現(xiàn)明顯的信號(hào)完整性問題，這是SI仿真的前仿真。前仿真的過程是，首先將主要器件的IBIS仿真模型加到待布線的PCB中，定義輸入?yún)?shù)和可能的拓?fù)浞秶?，然后用Cadence運(yùn)行每個(gè)可能的仿真組合，分析信號(hào)完整性的仿真結(jié)果，最后找到可以接受的數(shù)值范圍，將其范圍解釋為PCB布線的約束條件，再進(jìn)行PCB約束驅(qū)動(dòng)布線。一般來說，前仿真也很難保證實(shí)際布線之后不出現(xiàn)信號(hào)完整性問題。所以在約束驅(qū)動(dòng)布線后再次進(jìn)行SI仿真，來檢查是否符合信號(hào)完整性的要求，這是SI仿真的后仿真。在對(duì)該接收機(jī)板布線之前對(duì)地址線和數(shù)據(jù)線的拓?fù)浣Y(jié)構(gòu)進(jìn)行了分析并做了前仿真，其拓?fù)浣Y(jié)構(gòu)分別如圖5，圖6所示。

從圖5，圖6中可以看出，地址線的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)在DSP的外設(shè)端未加匹配電阻，這樣做的目的是為了減少PCB布線的繁瑣性，但為了減少接收端反射信號(hào)對(duì)DSP端驅(qū)動(dòng)信號(hào)的影響，這樣做的前提首先應(yīng)當(dāng)保證符合信號(hào)完整性的要求。該設(shè)計(jì)中由于元器件布局的原因，DSP的地址線到其每個(gè)外設(shè)的距離相差不大，這樣只需要在靠近DSP端加上匹配電阻就能符合SI的要求。當(dāng)然，在DSP及其外設(shè)每端都加上匹配電阻的話，信號(hào)質(zhì)量會(huì)更好，DSP數(shù)據(jù)線就采取了這種做法，由于它的數(shù)據(jù)線與其每個(gè)外設(shè)的距離不同，要保證信號(hào)完整性就不得不在靠近各器件這端的中部都加上匹配電阻。