一款雷達(dá)芯片的基于掃描路徑法可測(cè)性設(shè)計(jì)
設(shè)計(jì)之中要用到很多IP模塊,在綜合后的網(wǎng)表中表現(xiàn)為一個(gè)個(gè)沒有具體電路的“黑匣子”,這些“黑匣子”的存在使得部分時(shí)序組合電路不能或者很難進(jìn)行基于掃描路徑法的DFT設(shè)計(jì),需要利用其他的DFT設(shè)計(jì)工具進(jìn)行可測(cè)性設(shè)計(jì),例如在本設(shè)計(jì)中采用的RAM和ROM存儲(chǔ)器模塊。
因此為確保與IP相連的下級(jí)時(shí)序電路部分能夠被正常設(shè)計(jì)的掃描鏈覆蓋,增加觸發(fā)器的可測(cè)范圍,采用的解決方案是用軟件命令解決的方法將此類IP模塊隔離,暫時(shí)不將此模塊進(jìn)行DFT設(shè)計(jì),其實(shí)現(xiàn)原理如圖7所示。本文引用地址:http://www.ex-cimer.com/article/195821.htm
通過此種方法可以有效地將一個(gè)或多個(gè)類似的IP模塊與原電路軟隔離開。當(dāng)電路工作在非掃描狀態(tài)下,數(shù)據(jù)按照正常的數(shù)據(jù)流方向流、進(jìn)流出IP模塊;當(dāng)電路工作在掃描狀態(tài)時(shí),掃描數(shù)據(jù)繞過相應(yīng)1P模塊,按照相應(yīng)的掃描鏈路徑流進(jìn)下級(jí)時(shí)序電路部分,實(shí)現(xiàn)掃描測(cè)試的功能。
這種方法既不破壞原來芯片電路的結(jié)構(gòu)和整體實(shí)現(xiàn)的功能,同時(shí)也保證了DFT設(shè)計(jì)的順利進(jìn)行,提高了本芯片可測(cè)性設(shè)計(jì)的覆蓋率。
4 結(jié)果分析
4.1 測(cè)試結(jié)果
當(dāng)沒有采用任何設(shè)計(jì)策略時(shí),本芯片的測(cè)試覆蓋率只能達(dá)到30%~40%左右,遠(yuǎn)遠(yuǎn)達(dá)不到要求的性能指標(biāo)。
從圖8可以看出,當(dāng)采用了以上設(shè)計(jì)策略后測(cè)試覆蓋率(test coverage)、故障覆蓋率(fault coverage)和ATPG覆蓋率分別達(dá)到96.95 9/6,94.52%和99.99%。
4.2 測(cè)試結(jié)果分析
在圖8所示的測(cè)試結(jié)果數(shù)據(jù)欄中,左側(cè)的數(shù)據(jù)欄中顯示的是總共生成的測(cè)試向量以及有效的測(cè)試向量數(shù)目。右側(cè)顯示的是在掃描鏈測(cè)試過程中能夠測(cè)出的各種故障數(shù)目,其中故障覆蓋率F的計(jì)算公式為:
其中:不可測(cè)故障包括摒棄故障、固定故障、冗余故障等。本設(shè)計(jì)考慮了很多故障模型,其中就包括很多的固定故障類型(例如:芯片端口被鎖定為固定值,無法檢測(cè)到)計(jì)算到上述計(jì)算公式中,因此實(shí)際的不可測(cè)故障要比工具中統(tǒng)計(jì)的數(shù)字要少;通過以上分析可知,實(shí)際能達(dá)到的故障覆蓋率要優(yōu)于測(cè)試結(jié)果。
5 結(jié) 語
本文對(duì)一款約750萬門的雷達(dá)數(shù)字處理芯片的電路進(jìn)行基于掃描路徑法的可測(cè)性設(shè)計(jì),在設(shè)計(jì)中針對(duì)實(shí)際電路門數(shù)特別龐大的特點(diǎn),采用時(shí)鐘復(fù)用的技術(shù),合理利用已經(jīng)存在設(shè)計(jì)資源,使可測(cè)到的觸發(fā)器數(shù)目大大增加;針對(duì)特殊的電路應(yīng)用特殊的處理策略,增加了可測(cè)性設(shè)計(jì)的故障覆蓋率。由試驗(yàn)結(jié)果可知,與未采用以上提到的設(shè)計(jì)策略相比,其最終的測(cè)試覆蓋率得到很明顯的提升,實(shí)現(xiàn)了設(shè)計(jì)策略應(yīng)用的目標(biāo),最終也達(dá)到了設(shè)計(jì)的指標(biāo)要求。
評(píng)論