一款雷達芯片的基于掃描路徑法可測性設計
加入技術交流群
設計之中要用到很多IP模塊，在綜合后的網(wǎng)表中表現(xiàn)為一個個沒有具體電路的“黑匣子”，這些“黑匣子”的存在使得部分時序組合電路不能或者很難進行基于掃描路徑法的DFT設計，需要利用其他的DFT設計工具進行可測性設計，例如在本設計中采用的RAM和ROM存儲器模塊。
因此為確保與IP相連的下級時序電路部分能夠被正常設計的掃描鏈覆蓋，增加觸發(fā)器的可測范圍，采用的解決方案是用軟件命令解決的方法將此類IP模塊隔離，暫時不將此模塊進行DFT設計，其實現(xiàn)原理如圖7所示。本文引用地址：http://www.ex-cimer.com/article/195821.htm
通過此種方法可以有效地將一個或多個類似的IP模塊與原電路軟隔離開。當電路工作在非掃描狀態(tài)下，數(shù)據(jù)按照正常的數(shù)據(jù)流方向流、進流出IP模塊；當電路工作在掃描狀態(tài)時，掃描數(shù)據(jù)繞過相應1P模塊，按照相應的掃描鏈路徑流進下級時序電路部分，實現(xiàn)掃描測試的功能。
這種方法既不破壞原來芯片電路的結(jié)構(gòu)和整體實現(xiàn)的功能，同時也保證了DFT設計的順利進行，提高了本芯片可測性設計的覆蓋率。
4 結(jié)果分析
4．1 測試結(jié)果
當沒有采用任何設計策略時，本芯片的測試覆蓋率只能達到30％～40％左右，遠遠達不到要求的性能指標。
從圖8可以看出，當采用了以上設計策略后測試覆蓋率(test coverage)、故障覆蓋率(fault coverage)和ATPG覆蓋率分別達到96．95 9／6，94．52％和99．99％。
4．2 測試結(jié)果分析
在圖8所示的測試結(jié)果數(shù)據(jù)欄中，左側(cè)的數(shù)據(jù)欄中顯示的是總共生成的測試向量以及有效的測試向量數(shù)目。右側(cè)顯示的是在掃描鏈測試過程中能夠測出的各種故障數(shù)目，其中故障覆蓋率F的計算公式為：
其中：不可測故障包括摒棄故障、固定故障、冗余故障等。本設計考慮了很多故障模型，其中就包括很多的固定故障類型(例如：芯片端口被鎖定為固定值，無法檢測到)計算到上述計算公式中，因此實際的不可測故障要比工具中統(tǒng)計的數(shù)字要少；通過以上分析可知，實際能達到的故障覆蓋率要優(yōu)于測試結(jié)果。
5 結(jié) 語
本文對一款約750萬門的雷達數(shù)字處理芯片的電路進行基于掃描路徑法的可測性設計，在設計中針對實際電路門數(shù)特別龐大的特點，采用時鐘復用的技術，合理利用已經(jīng)存在設計資源，使可測到的觸發(fā)器數(shù)目大大增加；針對特殊的電路應用特殊的處理策略，增加了可測性設計的故障覆蓋率。由試驗結(jié)果可知，與未采用以上提到的設計策略相比，其最終的測試覆蓋率得到很明顯的提升，實現(xiàn)了設計策略應用的目標，最終也達到了設計的指標要求。
評論