<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 汽車電子 > 設計應用 > 采用SiGe工藝的GPS接收機設計(一)

          采用SiGe工藝的GPS接收機設計(一)

          作者: 時間:2009-08-03 來源:網(wǎng)絡 收藏

          基于美國聯(lián)邦通訊委員會(FCC)的E911定向和定位業(yè)務(LBS),期望緊跟這一標準的全球定位系統(tǒng)()隨時準備在無線通信中扮演一個至關重要的角色。成功的E911/LBS產品與業(yè)務將會需要具有以下特征的解決方案:能在移動電話中實現(xiàn)功能,而且是低成本、低功耗、高精度并具有高靈敏度及良好的抗擾性。
          通常包括兩個功能塊:無線電射頻前端和基帶數(shù)字信號處理器(DSP)。如今,隨著CMOS數(shù)字技術的發(fā)展,已允許將基帶處理設計轉移至半導體生產商,利用如CEVA公司的DSP內核在系統(tǒng)級上實現(xiàn)。理想情況下,RF前端也能采用標準的生產,并可轉移至各個生產商那里來實現(xiàn)。

          本文引用地址:http://www.ex-cimer.com/article/197850.htm

          嵌入式GPS解決方案的支持包括開發(fā)一種方法,即用最少的重新設計時間在射頻集成電路(RF IC) 解決方案上適當?shù)靥峁┚哂泄杼卣鞯腉PS。接下來對該方法進行了解釋,并討論如何在安捷倫?司的高級設計系統(tǒng) (ADS) 仿真器上利用軟件模型方法來評估射頻 IC設計。

          無線設計通常分為兩個方面:頂級或系統(tǒng)級需求設計,例如芯片增益與頻率規(guī)劃;以及單獨的電路模塊性能設計。傳統(tǒng)的設計方法中,對于系統(tǒng)設計,DSP設計和RF設計都采用不同的設計工具。RF IC設計人員通常必須協(xié)調高密度電路中模擬、數(shù)字和RF信號的不同的模擬結果。例如,將雙極晶體管與無源元件和高速CMOS邏輯電路集成在一起,就會對電路的運行帶來很大不確定性,通過需要模擬一個鎖相環(huán)(PLL)來說明,這時,設計師就必須對數(shù)字計數(shù)器/除法器和模擬壓控振蕩器(VCO)進行聯(lián)合仿真。

          先進的SiGe(SiGe) BiCMOS工藝的分離無線設備


          GPS無線設備的最初設計和研發(fā)需要一個仔細的設計過程,其焦點集中在目標過程技術的特殊性和明確性。將其轉化成知識產權(IP)以應用到其它設計過程需要一種比最初的設計階段顯著地減少研發(fā)時間和費用的方法。確實,絕大部分消費產品的研發(fā)時間非常短,通常只有初次示范設計所需時間的50~70%。


          上一頁 1 2 3 下一頁

          關鍵詞: SiGe GPS 工藝 接收機

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();