存儲(chǔ)器接連刷新歷史最高紀(jì)錄，768Gbit 3D NAND亮相

　　在“ISSCC 2016”(2016年1月31日～2月4日于美國(guó)舊金山舉行)會(huì)議上，NAND的大容量化和微細(xì)化、SRAM的微細(xì)化，以及DRAM的高帶寬化等存儲(chǔ)器 技術(shù)取得穩(wěn)步進(jìn)展，接連刷新了歷史最高紀(jì)錄。除了這些存儲(chǔ)器的“正常推進(jìn)”之外，此次的發(fā)表還涉及車(chē)載高可靠混載閃存等的應(yīng)用、新型緩存及TCAM，內(nèi)容 豐富。

　　存儲(chǔ)器會(huì)議共有3個(gè)。分別以非易失存儲(chǔ)器、SRAM、DRAM為主題。3場(chǎng)會(huì)議共有14項(xiàng)發(fā)表。其中有12項(xiàng)來(lái)自亞洲，日本有2項(xiàng)(內(nèi)容均為非易失存儲(chǔ)器)。下面來(lái)介紹一下非易失存儲(chǔ)器會(huì)議的演講。

　　“Non-Volatile Memory Solutions”會(huì)議上有4項(xiàng)閃存和3項(xiàng)新興存儲(chǔ)器的發(fā)表，吸引了240多名聽(tīng)眾。閃存方面最令聽(tīng)眾感興趣的是美國(guó)美光科技(Micron Technology)的768Gbit 3D(三維)TLC NAND(論文編號(hào)：7.7)。與原來(lái)(256Gbit)相比容量大幅提高。利用與2D(二維)NAND相同的浮柵型存儲(chǔ)單元實(shí)現(xiàn)三維積層，在陣列下配置 陣列控制電路(參閱本站報(bào)道1)。

　　與美光對(duì)抗的是韓國(guó)三星電子(Samsung Electronics)的256Gbit TLC V-NAND(三維，論文編號(hào)：7.1)。采用電荷捕獲型存儲(chǔ)單元進(jìn)化至第三代，增加了WL椎棧數(shù)量，實(shí)現(xiàn)了大容量化。此次在3D NAND的存儲(chǔ)單元構(gòu)造方面出現(xiàn)多種手段，這一點(diǎn)非常有趣，今后兩技術(shù)的發(fā)展動(dòng)向值得關(guān)注。

　　另外三星還宣布，在2D NAND方面將工藝節(jié)點(diǎn)微細(xì)化到了世界最小的14nm(論文編號(hào)：7.5)。在NAND大容量化的舞臺(tái)正向3D化轉(zhuǎn)移的情況下，2D領(lǐng)域的微細(xì)化也取得了穩(wěn)步進(jìn)展，這一點(diǎn)令人印象深刻。

　　瑞 薩電子發(fā)表了全球首款滿(mǎn)足車(chē)載高溫可靠性要求的單晶體管MONOS型混載閃存(論文編號(hào)：7.6)?？捎蒙倭孔芳友谀?lái)封裝，在滿(mǎn)足車(chē)載要求的溫度范圍 內(nèi)，實(shí)現(xiàn)了比其他混載閃存大幅降低的擦寫(xiě)能量及1億次的擦寫(xiě)次數(shù)。該混載非易失存儲(chǔ)器可將模擬、MCU、非易失存儲(chǔ)器集成于一枚芯片，為創(chuàng)造車(chē)載控制新解 決方案做出貢獻(xiàn)。

　　東芝發(fā)表基于STT-MRAM的緩存

　　在新興存儲(chǔ)器方面，東芝繼去年之后再次發(fā)表基于STT-MRAM的 節(jié)能緩存(論文編號(hào)：7.2)。該緩存根據(jù)CPU的閃存訪問(wèn)預(yù)測(cè)來(lái)實(shí)施電源門(mén)控，并在內(nèi)部封裝用于在read-modify-write及write- modify-write時(shí)只寫(xiě)入反轉(zhuǎn)bit的校驗(yàn)電路，與基于SRAM的緩存相比，使能量削減了93%之多(參閱本站報(bào)道2)。業(yè)界普遍預(yù)計(jì)，將 STT-MRAM的高速擦寫(xiě)和常閉適合性充分運(yùn)于緩存的研究今后將愈發(fā)活躍。

　　此外，臺(tái)灣旺宏電子(Macronix International)等發(fā)表了利用阻抗漂移補(bǔ)償手段使錯(cuò)誤讀取率降低至以往1/100的MLC PCM(論文編號(hào)：7.3)，臺(tái)灣國(guó)立清華大學(xué)(National Tsing Hua)等發(fā)表了憑借2.5Tr1R單元構(gòu)成與新型讀出放大器的組合實(shí)現(xiàn)256bit字長(zhǎng)的小面積節(jié)能ReRAM TCAM(論文編號(hào)：7.4)。