用于高頻接收器和發(fā)射器的鎖相環(huán)-第二部分

　　本系列文章的第一部分介紹了關(guān)于鎖相環(huán)(PLL)的基本概念，說(shuō)明了PLL架構(gòu)和工作原理，同時(shí)以一個(gè)例子說(shuō)明了PLL在通信系統(tǒng)中的用途。

　　在第二部分中，我們將側(cè)重于詳細(xì)考察與PLL相關(guān)的兩個(gè)關(guān)鍵技術(shù)規(guī)格：相位噪聲和參考雜散。導(dǎo)致相位噪聲和參考雜散的原因是什么，如何將其影響降至最低?討論將涉及測(cè)量技術(shù)以及這些誤差對(duì)系統(tǒng)性能的影響。我們還將考慮輸出漏電流，舉例說(shuō)明其在開(kāi)環(huán)調(diào)制方案中的重要意義。

　　振蕩器系統(tǒng)中的噪聲

　　在任何振蕩器設(shè)計(jì)中，頻率穩(wěn)定性都至關(guān)重要。我們需要考慮長(zhǎng)期和短期穩(wěn)定性。長(zhǎng)期頻率穩(wěn)定性是關(guān)于輸出信號(hào)在較長(zhǎng)時(shí)間(幾小時(shí)、幾天或幾個(gè)月)內(nèi)的變化情況。其通常以一定時(shí)間內(nèi)的比率Δf/f來(lái)規(guī)定，單位為百分比或dB。

　　短期穩(wěn)定性則是關(guān)于幾秒或更短時(shí)間內(nèi)的變化情況。這些變化可能是隨機(jī)的，也可能是周期性的。可以使用頻譜分析儀來(lái)檢查信號(hào)的短期穩(wěn)定性。圖1顯示了一種典型頻譜，其中隨機(jī)和離散頻率成分導(dǎo)致出現(xiàn)大范圍的波裙和雜散波峰。

　　圖1.振蕩器的短期穩(wěn)定性。

　　信號(hào)源中的已知時(shí)鐘頻率、電力線干擾和混頻器產(chǎn)品都可能引起離散雜散成分。隨機(jī)噪聲波動(dòng)引起的擴(kuò)張是相位噪聲造成的。其可能是有源和無(wú)源器件中的熱噪聲、散粒噪聲和/或閃爍噪聲造成的。

　　電壓控制振蕩器中的相位噪聲

　　在考察PLL系統(tǒng)中的相位噪聲之前，我們先看看電壓控制振蕩器(VCO)中的相位噪聲。理想的VCO應(yīng)該沒(méi)有相位噪聲。在頻譜分析儀上看到的輸出應(yīng)是一條譜線。當(dāng)然，事實(shí)并非如此。輸出上會(huì)有抖動(dòng)，頻譜分析儀會(huì)顯示出相位噪聲。為了便于理解相位噪聲，請(qǐng)考慮一種相量表示方式，如圖2所示。

　　圖2.相位噪聲的相量表示。

　　圖中所示信號(hào)的角速度為wO，峰值幅度為VSPK。疊加于其上的誤差信號(hào)的角速度為wm。Δqrms表示相位波動(dòng)的均方根值，單位為rms度數(shù)。

　　在許多無(wú)線電系統(tǒng)中，必須符合總積分相位誤差規(guī)格的要求。該總相位誤差由PLL相位誤差、調(diào)制器相位誤差和基帶元件導(dǎo)致的相位誤差構(gòu)成。例如，在GSM中，允許的總相位誤差為5度rms。

　　Leeson方程

　　Leeson(第6項(xiàng)參考文獻(xiàn))提出了一項(xiàng)方程，用以描寫VCO中的不同噪聲組分。

 (1)

　　其中：

　　LPM為單邊帶相位噪聲密度(dBc/Hz)

　　F為工作功率水平A(線性)下的器件噪聲系數(shù)

　　k為玻爾茲曼常數(shù)，1.38 × 10–23 J/K

　　T為溫度(K)

　　A為振蕩器輸出功率(W)

　　QL為加載的Q(無(wú)量綱)

　　fO為振蕩器載波頻率

　　fm為載波頻率失調(diào)

　　要使Leeson方程有效，以下條件必須成立：

　　? fm，載波頻率失調(diào)大于1/f閃爍角頻;

　　? 已知工作功率水平下的噪聲系數(shù);

　　? 器件運(yùn)行呈線性特征;

　　? Q包括元件損耗、器件加載和緩沖器加載的影響;

　　? 振蕩器中只使用了一個(gè)諧振器。

　　圖3.VCO中的相位噪聲與頻率失調(diào)的關(guān)系。

　　Leeson方程只適用于斷點(diǎn)(f1)與從“1/f ”(更普遍的情況是1/fg)閃爍噪聲頻率到超過(guò)后放大白噪聲將占據(jù)主導(dǎo)的頻率點(diǎn)(f2)的躍遷之間的膝部區(qū)域。如圖3所示[g = 3]。f1應(yīng)盡量低;一般地，它小于1 kHz，而f2則在幾MHz以內(nèi)。高性能振蕩器要求使用針對(duì)低1/f躍遷頻率而專門選擇的器件。有關(guān)如何盡量降低VCO中相位噪聲的一些指導(dǎo)方針如下：

　　1.使變?nèi)荻O管的電壓足夠高(一般在3至3.8 V)

　　2.在直流電壓電源上用濾波。

　　3.使電感Q盡量高。典型的現(xiàn)成線圈的Q在50至60之間。

　　4.選擇一個(gè)噪聲系數(shù)最小且閃爍頻率低的有源器件。閃爍噪聲可借助反饋元件降低。

　　5.多數(shù)有源器件都展現(xiàn)出較寬的U形噪聲系數(shù)與偏置電流之關(guān)系曲線。用該信息來(lái)為器件選擇最佳工作偏置電流。

　　6.使振蕩電路輸出端的平均功率最大化。

　　7.在對(duì)VCO進(jìn)行緩沖時(shí)，要使用噪聲系數(shù)最低的器件。

　　閉環(huán)

　　前面，我們討論了自由運(yùn)行VCO中的相位噪聲，考慮了降低該噪聲的方式，接下來(lái)，我們將考慮閉環(huán)(見(jiàn)本系列第一部分)對(duì)相位噪聲的影響。

　　圖4所示為PLL中的主要相位噪聲貢獻(xiàn)因素。系統(tǒng)傳遞函數(shù)可通過(guò)以下等式來(lái)描述：

　　Closed Loop Gain =  

 (2)

　　G =  

(3)

(4)

　　Closed Loop Gain =  

(5)