ARM基于臺積電10nm多核測試芯片問世
加入技術(shù)交流群
ARM宣布首款采用臺積公司 10奈米FinFET制程技術(shù)的多核心 64位元 ARM v8-A 處理器測試晶片問世。模擬基準(zhǔn)測試結(jié)果顯示，相較于目前多用于多款頂尖高階手機運算晶片的16奈米FinFET+ 制程技術(shù)，此測試晶片展現(xiàn)更佳運算能力與功耗表現(xiàn)。
本文引用地址：http://www.ex-cimer.com/article/201605/291420.htm新款測試晶片已成功獲得驗證，2015 年第 4 季已完成設(shè)計定案。
此 款測試晶片已成功獲得驗證(2015 年第 4 季已完成設(shè)計定案)，為 ARM 與臺積公司持續(xù)成功合作的重要里程碑。此一驗證完備的設(shè)計方案包含了EDA工具、設(shè)計流程及方法，能夠使新客戶采用臺積公司最先進的10奈米 FinFET 制程完成設(shè)計定案。此外，亦可供 SoC 設(shè)計人員利用基礎(chǔ) IP (標(biāo)準(zhǔn)元件庫、嵌入式記憶體及標(biāo)準(zhǔn) I/O) 開發(fā)最具競爭力的 SoC，以達到最高效能、最低功耗及最小面積的目標(biāo)。
ARM 執(zhí)行副總裁暨產(chǎn)品事業(yè)群總經(jīng)理 Pete Hutton 表示：“高階行動應(yīng)用 SoC 設(shè)計的最高指導(dǎo)原則就是低功耗，因為現(xiàn)今市場對裝置效能的需求日益高漲
”Pete Hutton進一步指出，“臺積公司的16奈米FFLL+制程與 ARM Cortex處理器已奠定低功耗的新標(biāo)準(zhǔn)。我們與臺積公司在10奈米FinFET制程技術(shù)的合作，可確保在SoC層面上的效率，使客戶在維持嚴(yán)苛的行動功 耗標(biāo)準(zhǔn)下，同時能夠有余裕發(fā)展更多的創(chuàng)新。”
臺積公司研究發(fā)展副總經(jīng)理侯永清博士表示：“透過與ARM 合作，使我們在制程技術(shù)與 IP 的生態(tài)系統(tǒng)上能快速地進展，并加速客戶的產(chǎn)品開發(fā)周期。”侯永清指出，“我們聯(lián)手定義處理器技術(shù)，持續(xù)促進行動通訊市場的發(fā)展，最新的努力成果就是結(jié)合 ARM 處理器與臺積公司10奈米FinFET 技術(shù)，為各種高階行動裝置及消費性電子產(chǎn)品的終端使用者帶來嶄新體驗。”
此款最新的測 試晶片是 ARM 與 臺積公司長期致力于先進制程技術(shù)的成果，植基于2014年10月宣布的首次 10奈米FinFET 技術(shù)合作。ARM與臺積公司共同的IC設(shè)計客戶亦獲益于提早取得ARM Cortex-A72處理器的 ARM Artisan實體IP與16奈米FinFET+設(shè)計定案，此款高效能處理器已獲當(dāng)今多款暢銷高階運算裝置采用。
評論