DDR的前世與今生（二）
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
SDRAM是比較久遠(yuǎn)的事情了，但我們一說(shuō)到它肯定不會(huì)和 DDR混淆，我們通常理解的SDRAM其實(shí)是SDR SDRAM,為SDRAM的第一代，而DDR1則為第二代，乃至到我們現(xiàn)在使用的DDR4，其實(shí)為第五代SDRAM，在此需要澄清一下。以示區(qū)別，后續(xù)文 章里面用SDR來(lái)特指SDR SDRAM，而DDR就特指DDR SDRAM了。
就像很多人回復(fù)的一樣，他們的本質(zhì)區(qū)別就是周期操作方 式(也稱(chēng)時(shí)鐘采樣)的差異，這就導(dǎo)致后面設(shè)計(jì)上很大的不同。SDR都是“單數(shù)據(jù)傳輸模式”，這種內(nèi)存的特性是在一個(gè)內(nèi)存時(shí)鐘周期中，在一個(gè)波形上升沿時(shí)進(jìn) 行一次操作(讀或?qū)?，而DDR則引用了一些新的設(shè)計(jì)及技術(shù)，其在一個(gè)內(nèi)存時(shí)鐘周期中，在波形上升沿時(shí)進(jìn)行一次操作，在方波的下降沿時(shí)也做一次操作，相當(dāng) 于在一個(gè)時(shí)鐘周期中，DDR則可以完成SDR兩個(gè)周期才能完成的任務(wù)，所以理論上同速率的DDR內(nèi)存與SDR內(nèi)存相比，性能要超出一倍，可以簡(jiǎn)單理解為 100MHZ DDR=200MHZ SDR。
至于SDR在設(shè)計(jì)上等長(zhǎng)應(yīng)該如何考慮，我想這個(gè)可能是大家最感興趣的問(wèn)題了，雖然SDR的應(yīng)用已經(jīng)不多了，但還是經(jīng)常有人會(huì)來(lái)問(wèn)我們，下面采用個(gè)人覺(jué)得比較好的上期文章的答復(fù)給大家也來(lái)個(gè)參考。
二 羔子網(wǎng)友說(shuō)：“雖然都叫同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，但是在技術(shù)上有很大差別，sdram屬于第一代ram，ddr-sdram屬于第二代ram，運(yùn)用的是 double data rate和預(yù)存取技術(shù)，傳輸速率是第一代的兩倍以上。在layout時(shí)，sdram甚至不用做等長(zhǎng)，高性能要求除外。”
山水江南網(wǎng)友說(shuō)：“Sdram是共同時(shí)鐘同步，數(shù)據(jù)和時(shí)鐘信號(hào)不用等長(zhǎng)，但有最長(zhǎng)的要求，所以走線盡可能的短。”
還 有其他的一些網(wǎng)友也有類(lèi)似的觀點(diǎn)，我們比較同意這種說(shuō)法，正常來(lái)說(shuō)如果SDR頻率在100MHz以下，等長(zhǎng)范圍可以較大，相對(duì)來(lái)講都可以不用刻意去控了， 而如果頻率超過(guò)100MHz以上，在PCB設(shè)計(jì)上就需要特別注意了，可以通過(guò)一個(gè)準(zhǔn)確的時(shí)序仿真來(lái)計(jì)算等長(zhǎng)，我們的經(jīng)驗(yàn)法則是盡量控制所有信號(hào)的長(zhǎng)度，在 可控的情況下最好是長(zhǎng)度不超過(guò)3inch。這個(gè)在高速先生前期的文章時(shí)序設(shè)計(jì)里面有說(shuō)到，在此就不再解釋了。
好了，現(xiàn)在正式回到我們的DDR時(shí)代，如下圖一是SDR到DDR4的近似發(fā)展路線及速率圖。
圖一 DDR發(fā)展路線及速率圖
內(nèi) 存的傳輸速度得以快速提升，除了芯片**工藝的進(jìn)步之外，關(guān)鍵的技術(shù)就是雙倍數(shù)據(jù)速率以及預(yù)存取。實(shí)際上內(nèi)存的內(nèi)核頻率基本上是保持一致的，都是 100MHz到200MHz之間。一般認(rèn)為200MHz的內(nèi)存內(nèi)核頻率是當(dāng)前技術(shù)的極限(超頻除外)。DDR技術(shù)使數(shù)據(jù)傳輸速度提升了一倍，如圖二所示， DDR在時(shí)鐘信號(hào)上、下邊沿同時(shí)采樣數(shù)據(jù)。這樣如果同樣是200MHz的時(shí)鐘，DDR可以達(dá)到400Mb/s的數(shù)據(jù)傳輸速度。
圖二 DDR的時(shí)序
預(yù) 存取技術(shù)則有效提升了芯片內(nèi)部的數(shù)據(jù)傳輸速度。預(yù)存取(Prefetch)增加了DDR存儲(chǔ)陣列的位寬，如圖三所示是DDR2和DDR3的預(yù)存取過(guò)程，可 以看到，因?yàn)轭A(yù)存取從4比特提升到了8比特，所以相同的總線頻率和數(shù)據(jù)率下，DDR3的核心頻率是DDR2的一半。核心頻率降低，可以減小功耗，減少發(fā)熱 量，提升內(nèi)存工作穩(wěn)定性。而同樣的內(nèi)存核心頻率下，DDR3的總線頻率和數(shù)據(jù)率是DDR2的一倍。
圖三 DDR2和DDR3的預(yù)存取過(guò)程
評(píng)論