實用數(shù)字示波器的微處理器硬件設計方案

圖3 OMAP-L38與DDR2的接口連接示意圖

DDR2 的信號線包括時鐘、數(shù)據(jù)和命令三部分。本設計由DDR2控制器提供差分時鐘CLK+和CLK-給DDR2，，差分時鐘之間并接一個100Ω的匹配電阻，用以消除時鐘的毛刺并限制驅動電流;數(shù)據(jù)部分主要完成數(shù)據(jù)傳輸工作，包括數(shù)據(jù)線DQ[15:0]、數(shù)據(jù)同步信號DQS(本設計LDQS對應數(shù)據(jù)線低八位，UDQS對應數(shù)據(jù)線高八位)、數(shù)據(jù)信號屏蔽線DM(在突發(fā)寫傳輸時屏蔽不存儲的數(shù)據(jù)，LDM對應數(shù)據(jù)位低八位DQ[7:0]，UDM對應數(shù)據(jù)線高八位 DQ[15:8])，本設計在DQS信號和DM信號上串接一個22Ω的電阻，起抗干擾和濾波作用，提高信號質量;命令部分包括行地址選通信號RASn、列地址選通信號CASn、寫使能信號WEn、片選信號CSn、時鐘使能信號CKE以及芯片內部終端電阻使能ODT，主要完成尋址、組成各種控制命令以及內存初始化工作。本設計由于DDR2控制器內沒有終端電阻，因此將DDR2 SDRAM的ODT信號直接接地使DDR2芯片內的終端電阻無效。

DDR2的讀、寫時序圖分別見圖4和圖5：

以太網(wǎng)的接口電路設計

用示波器測量電信號時，信息和測量結果便捷的保存和共享變得日益重要。若數(shù)字示波器提供以太網(wǎng)接口，開發(fā)人員就可以方便地將測量數(shù)據(jù)和結果通過網(wǎng)絡共享，實現(xiàn)遠程調試;也可以將波形數(shù)據(jù)通過網(wǎng)絡上傳到PC機上，在PC機上實現(xiàn)波形數(shù)據(jù)的處理、分析和顯示。

OMAP-L138內部集成的以太網(wǎng)控制器(EMAC)支持IEEE802.3標準，支持10Base-T和100Base-T兩種以太網(wǎng)標準，有全雙工和半雙工兩種工作模式可供選擇，提供了MII和RMII兩種以太網(wǎng)接口。

選用LAN8710以太網(wǎng)收發(fā)器，該以太網(wǎng)收發(fā)器提供MII和RMII兩種以太網(wǎng)接口。本設計采用MII接口實現(xiàn)LAN8710與EMAC的互聯(lián)。 MII接口包括一個數(shù)據(jù)接口，一個MAC和PHY之間的管理接口。數(shù)據(jù)接口包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道有4根數(shù)據(jù)線、時鐘和控制信號，其中管理接口是雙信號接口：一個是時鐘信號，另一個是數(shù)據(jù)信號。通過管理接口，上層能監(jiān)視和控制PHY。管理接口的時鐘MDC由EMAC提供，最高可達 8.3MHz;數(shù)據(jù)信號MDIO是雙向接口，與MDC同步，控制收發(fā)器并從收發(fā)器收集狀態(tài)信息?？墒占男畔ㄦ溄訝顟B(tài)、傳輸速度與選擇、斷電、低功率休眠狀態(tài)、TX/RX模式選擇、自動協(xié)商控制、環(huán)回模式控制等。

以太網(wǎng)接口連接示意圖如圖6所示：

圖6 以太網(wǎng)接口連接示意圖

結論

本設計有以下優(yōu)點：數(shù)據(jù)處理與系統(tǒng)控制同步執(zhí)行;微處理器內部存儲資源豐富，且采用二級緩存結構，系統(tǒng)響應速度快;外設資源豐富，提供了如 USB接口、RS232接口和以太網(wǎng)接口等與PC機互聯(lián)的接口，方便示波器上采集到的波形數(shù)據(jù)在PC機上實時處理和在線調試;外部存儲器資源豐富，采用 1Gbit 容量的DDR2 SDRAM作后級波形數(shù)據(jù)緩存區(qū)和顯示數(shù)據(jù)緩存區(qū)，能夠存儲更多波形數(shù)據(jù)，觀察到更多波形細節(jié)。由此可見，采用該示波器系統(tǒng)可大幅提高數(shù)字示波器的數(shù)據(jù)處理能力和波形捕獲率，整機的響應速度也將上一個臺階。