基于SOPC技術(shù)的EPA藍(lán)牙接入點的設(shè)計與實現(xiàn)

1、引言

隨著工業(yè)企業(yè)生產(chǎn)規(guī)模的擴(kuò)大和自動化程度的提高，現(xiàn)場總線網(wǎng)絡(luò)系統(tǒng)在大中型工業(yè)企業(yè)的自動生產(chǎn)控制中得到了廣泛應(yīng)用。大部分現(xiàn)場總線均使用有線傳輸技術(shù)作為其底層通信方式，而在一些特殊工業(yè)現(xiàn)場環(huán)境中，現(xiàn)場設(shè)備需要具有一定的移動性，有線介質(zhì)的使用限制了設(shè)備的移動。為了解決設(shè)備的移動問題可以選擇使用紅外線、802.1lx、藍(lán)牙等線纜替代技術(shù)來替代有線介質(zhì)作為底層通信介質(zhì)。使用無線技術(shù)連接的現(xiàn)場無線網(wǎng)絡(luò)雖然提高了網(wǎng)絡(luò)的靈活性，但卻造成遺留有線現(xiàn)場總線和無線現(xiàn)場網(wǎng)絡(luò)形成網(wǎng)絡(luò)“孤島”。為了實現(xiàn)兩種網(wǎng)絡(luò)的信息共享，需要在兩者的邊界使用接入設(shè)備實現(xiàn)兩者的互操作。本文基于SOPC技術(shù)設(shè)計了能夠有效連接EPA有線網(wǎng)段與藍(lán)牙無線網(wǎng)段的接入點。

2、實現(xiàn)原理

由于藍(lán)牙技術(shù)最初主要是為消費類電子應(yīng)用而設(shè)計的，在設(shè)計協(xié)議棧時考慮了對其他應(yīng)用層協(xié)議的支持，如RFCOMM是基于ETSI 07.10規(guī)范的串行仿真協(xié)議，還有電話控制協(xié)議等，其協(xié)議棧為通用協(xié)議棧[1]?？紤]到控制網(wǎng)絡(luò)中傳送的信息多為短幀信息，且信息交換頻繁的特點，同時為了使控制網(wǎng)絡(luò)的通信協(xié)議簡單實用，工作效率高，縮短系統(tǒng)響應(yīng)時間，提高通信的實時性和時間確定性。因此，我們在綜合分析控制系統(tǒng)的特點和藍(lán)牙協(xié)議棧的基礎(chǔ)上，以及在EPA中藍(lán)牙接入?yún)f(xié)議參考模型的基礎(chǔ)上，提出并實現(xiàn)了一種應(yīng)用模型。該應(yīng)用模型的體系結(jié)構(gòu)如下圖1所示。

圖1中的粗實線代表藍(lán)牙主機(jī)控制器接口(HCI)，HCI提供了一種訪問藍(lán)牙硬件能力的通用接口，HCI固件通過訪問基帶命令、鏈路管理器命令、硬件狀態(tài)寄存器、控制寄存器以及事件寄存器實現(xiàn)對藍(lán)牙硬件的HCI命令。

通信過程如下：通過調(diào)用HCI指令建立數(shù)據(jù)鏈路層連接，當(dāng)連接建立成功后，把獲取的IP分組包封裝成HCI數(shù)據(jù)幀，通過藍(lán)牙物理層傳輸至EPA網(wǎng)絡(luò)藍(lán)牙接入點BEPA，BEPA收到后，解包，取出IP分組包，再采用802.3協(xié)議封裝成局域網(wǎng)數(shù)據(jù)幀，最后通過網(wǎng)卡發(fā)送出去。

圖1 EPA中藍(lán)牙通信協(xié)議的應(yīng)用模型

3、EPA藍(lán)牙接入點的設(shè)計

針對以上的EPA藍(lán)牙接入的應(yīng)用模型，本文采用SOPC技術(shù)、現(xiàn)場總線技術(shù)設(shè)計了一種適用于EPA工業(yè)以太網(wǎng)的藍(lán)牙無線接入方案。該方案的核心部分即采用NIOS II軟核作為處理器。使用NIOS II軟核處理器替代通用處理器(如ARM、單片機(jī))[2]，不僅簡化了電路結(jié)構(gòu)，而且增強(qiáng)了編程的靈活性，節(jié)省了硬件資源，而且FPGA的現(xiàn)場可編程的特性有利于系統(tǒng)的軟件和硬件升級。本設(shè)計主要包括EPA協(xié)議棧處理部分和藍(lán)牙協(xié)議處理部分，前者由NIOS II處理器完成，后者由BCM04模塊實現(xiàn)，兩者之間通過UART串口相連。以下分別從硬件設(shè)計方案和軟件設(shè)計方案進(jìn)行詳細(xì)描述。

3.1 硬件系統(tǒng)設(shè)計

圖2是EPA藍(lán)牙接入點的硬件系統(tǒng)結(jié)構(gòu)框圖。整個設(shè)計的核心電路用一片高端系統(tǒng)級FPGA實現(xiàn)，可將嵌入式處理器、存儲器、邏輯單元以及高性能I/O集成在一個芯片中，采用自頂向下的設(shè)計方法，對整個系統(tǒng)進(jìn)行方案設(shè)計和功能劃分，用硬件描述語言HDL完成系統(tǒng)行為設(shè)計，最后通過綜合器和適配器生成最終的目標(biāo)器件。在設(shè)計中FPGA采用了Altera公司的Cyclone系列的EP1C12Q240C8芯片，內(nèi)嵌32位RISC軟核處理器NIOS II。

在進(jìn)行硬件設(shè)計時分兩步完成，首先是根據(jù)需要設(shè)計EP1C12Q240C8芯片的外圍電路，包括網(wǎng)絡(luò)接口單元、存儲器單元、串口通信單元、復(fù)位電路、JTAG、時鐘電路、電源電路等。其次，利用Altera公司提供的Quartus II開發(fā)軟件對FPGA內(nèi)嵌的NIOS II軟核及其相關(guān)接口進(jìn)行設(shè)計。

圖2 EPA藍(lán)牙接入點的硬件結(jié)構(gòu)框圖

3.1.1 網(wǎng)絡(luò)接口單元

以太網(wǎng)接口芯片采用了SMSC公司專門用于嵌入式產(chǎn)品的LAN91C111快速以太網(wǎng)控制器。該芯片內(nèi)部同時集成了以太網(wǎng)介質(zhì)訪問控制器(MAC)及物理層收發(fā)器(PHY)，支持10/100M全雙工傳輸模式、可以方便地與各種體系得CPU連接。本設(shè)計中使用了異步總線接口模式，并與FLASH共用地址線和數(shù)據(jù)線，通過FPGA上的適配模塊連接到Avalon片內(nèi)總線。

3.1.2 存儲器單元

由于存儲操作系統(tǒng)內(nèi)核、EPA協(xié)議棧、程序數(shù)據(jù)等的需要，本系統(tǒng)使用了一片型號為AM29LV320D的FLASH芯片。該芯片由AMD公司推出，容量為4MB，支持CFI接口，其與Avalon總線的連接需要FPGA內(nèi)部的總線適配模塊進(jìn)行時序匹配。SDRAM用于存儲運行期的程序代碼和數(shù)據(jù)，HY57V641620芯片為現(xiàn)代公司推出的容量達(dá)8MB的SDRAM，由于該芯片端口的寬度可達(dá)32位，因此系統(tǒng)中使用單芯片即可。SDRAM讀寫時序比較復(fù)雜，需要在FPGA中集成專用的SDRAM控制器IP核與其對接。

3.1.3 藍(lán)牙模塊

藍(lán)牙模塊的實現(xiàn)采用了CSR公司的單芯片BCM04。BCM04內(nèi)嵌BlueCore04芯片，并提供SPI、UART/USB、PIO、PCM接口。單芯片藍(lán)牙無線和基帶集成電路BlueCore04內(nèi)有16位RISC微控制器，可作為一個簡單的嵌入式控制器及藍(lán)牙鏈路控制器，可運行藍(lán)牙軟件協(xié)議棧及高層應(yīng)用程序。該模塊的需要與NIOS II內(nèi)部的UART串口IP核連接以實現(xiàn)與處理器的無線通信功能

3.1.4 FPGA內(nèi)部IP核

為完成與上述3個外部單元的連接，還必須在EP1C12Q240C8芯片內(nèi)部定制相關(guān)的接口電路。其中包括一個定時器，為EPA協(xié)議棧提供本地時鐘，該時鐘必須與EPA網(wǎng)絡(luò)中的主時鐘同步;兩個UART串行接口控制器，其中一個與藍(lán)牙模塊連接，實現(xiàn)藍(lán)牙數(shù)據(jù)的收發(fā)，另一個需要外接電平轉(zhuǎn)換芯片后與上位機(jī)連接實現(xiàn)上位機(jī)的監(jiān)控功能;一個以太網(wǎng)接口控制器，實現(xiàn)對LAN91C111的接口控制;此外還包括 SDRAM和FLASH接口等部件。所有的部件都由Altera公司以IP核的方式提供，可方便復(fù)用。系統(tǒng)部件及其功能見圖3所示。NIOS II和所有部件通過Avalon總線連接在一起，構(gòu)成基于Avalon總線的SOPC系統(tǒng)架構(gòu)。Avalon總線是Altera公司開發(fā)的片上總線，是一種簡單的總線體系結(jié)構(gòu)，用來將處理器和周邊設(shè)備集成到SOPC中，并規(guī)定了主設(shè)備和從端口的端口連接方式的時序關(guān)系。

上一頁 1 2 下一頁