高速數(shù)字電路封裝電源完整性分析

　　去耦電容數(shù)量的影響

　　由前面的結(jié)果知道，電容放在封裝上效果更好，所以對電容數(shù)量的探討，以在Pkg上為主。在前述Pkg+PCB的結(jié)構(gòu)上，Pkg上電容的放置方式如圖9，模擬結(jié)果如圖10。

　　圖9 封裝上電容的放置位置

　　圖10 電容數(shù)量對|S21|的影響

　　從測量結(jié)果可知，加4和8顆時，在0～200Mhz，能有效壓低|S21|，但在400Mhz附近產(chǎn)生新的共振點(diǎn)，而把之后的共振點(diǎn)往高頻移動。當(dāng)加入12～52顆后，同樣壓低低頻|S21|，且把400Mhz附近的共振點(diǎn)大大消減，高頻共振點(diǎn)向高頻移動，且振幅大為縮減。

　　隨著電容數(shù)量增加，對噪聲的抑制更好，從4～8顆的300Mhz，提升到1.2Ghz(52顆)，所以增加電容數(shù)量，有助于對提高電源的噪聲抑制能力。

　　去耦電容容值的影響

　　在Pkg和PCB的組合結(jié)構(gòu)上，放置不同容值的電容，模擬結(jié)果如圖11。

　　對加入100nF和100pF做比較，0～300Mhz間，100n大電容有較好的抑制效果;500～800Mhz，100p小電容有較好的效果;而加100n電容，會跟整個系統(tǒng)結(jié)構(gòu)在400Mz產(chǎn)生共振;當(dāng)使用100n+100p，200～600Mhz，比單純使用100n和100p差，而更低頻或更高頻也沒有單一容值好;當(dāng)使用100n+1n+100p三種容值時，產(chǎn)生了更多共振點(diǎn)，在電子系統(tǒng)中要特別小心，如果電路產(chǎn)生的噪聲剛好在共振頻率點(diǎn)，則噪聲被放大，對信號產(chǎn)生影響或輻射。

　　所以對電容容值的選擇，應(yīng)根據(jù)要抑制的頻段來決定，頻段決定后根據(jù)電容的共振點(diǎn)選擇電容，越低的電容ESL和ESR越好。

　　圖11 混合不同容值電容的模擬結(jié)果

　　板層厚度的影響

　　首先，固定PCB電源與地平面之間的距離為0.7mm，改變Pkg電源層厚度依次為1.6mm、0.8mm、0.4mm、0.15mm,結(jié)果如圖12所示;當(dāng)Pkg電源層厚度越來越高，第一個零點(diǎn)向低頻移動;從前面結(jié)論知道，2Ghz前的噪聲來自PCB，從結(jié)果來看PCB耦合上來的噪聲也變大了，而2Ghz以后主要受封裝影響，可以看到|S21|也隨厚度而變大，所以Pkg電源平面的厚度對S參數(shù)影響是很大的。

　　圖12 不同Pkg電源層厚度對|S21|的影響