GNU ARM匯編--(六)s3c2440的時鐘控制
加入技術(shù)交流群
不再發(fā)感慨了,下面就對s3c2440的時鐘做一個說明,然后給出匯編對時鐘的控制代碼,最后比較一下有時鐘控制和沒時鐘控制下的流水燈的區(qū)別.
本文引用地址：http://www.ex-cimer.com/article/201611/321725.htms3c2440的時鐘控制邏輯可以產(chǎn)生3個時鐘信號:用于CPU核(ARM920T)的FCLK,用于AHB總線外設(shè)(存儲控制器中斷控制器LCD控制器DMAUSB的主機(jī)端)的HCLK和用于APB總線外設(shè)(比如WDT IIS I2C PWM timer MMC ADC UART GPIO RTC SPI)的PCLK.s3c2440有兩個鎖相環(huán),一個是用于FCLK HCLK PCLK的MPLL,一個專用與USB的UPLL.
首先看一下下面的表格:
時鐘源可以來自于外部晶振(XTlpll)或者外部時鐘(EXTCLK).datasheet中的圖7-1顯示了時鐘的體系框圖,這里就不給出了,截出一小部分與上圖做個呼應(yīng):
這個圖就反映了OM[3:2]在XTlpll和EXTCLK之間的選擇.
接下來看看TQ2440的原理圖是如何處理的:
從原理圖可以看出:OM[3:2]為00b,意味著使用晶振來產(chǎn)生MPLL CLK和UPLL CLK.我們的XTIpll接的就是12M的晶振,這時候EXTCLK按照規(guī)定是要接高的,對應(yīng)圖如下:
值得注意的是:盡管MPLL在reset后就開始工作了,但是MPLL output只有在軟件寫有效的設(shè)置值到MPLLCON寄存器后才作為系統(tǒng)時鐘的.在有效設(shè)置之前,外部晶振或者EXTCLK直接用于系統(tǒng)時鐘.哪怕是你不想改動MPLLCON寄存器的初始值,你也得將該值寫入MPLLCON.
上面的話意味著:如果不進(jìn)行時鐘的設(shè)置,那么我的板子就運(yùn)行在晶振為12M的系統(tǒng)時鐘下,這個和s3c2440的400M相去甚遠(yuǎn),做流水燈的延時肯定也差數(shù)量級的,這個等會就可以看到.
Mpll = (2*m * Fin) / (p * 2^s)
m = M (the value for divider M)+ 8, p = P (the value for divider P) + 2
s3c2440支持FCLK HCLK和PCLK之間的分頻比的選擇.比例由CLKDIVN寄存器的HDIVN和PDIVN決定.可參見下表:
注意:CLKDIVN要小心設(shè)置,不要超出了HCLK和PCLK的限制.如果HDIVN不為0,要用下面的指令,CPU總線模式從Fast Bus Mode變?yōu)楫惒娇偩€模式:
MMU_SetAsyncBusMode
mrc p15,0,r0,c1,c0,0
orr r0,r0,#R1_nF:OR:R1_iA
mcr p15,0,r0,c1,c0,0
下面開始看看寄存器的設(shè)置:
LOCK TIME COUNT REGISTER (LOCKTIME)
這個時間是要保證PLL輸出頻率穩(wěn)定的,時序圖如下:
這個計(jì)數(shù)器的設(shè)置就是時序圖中的lock time,而在寄存器說明中規(guī)定要大于300us,那么這個時候根據(jù)12M的晶振頻率,計(jì)算如下：
(1/12M)*N>300us 所以N>3600 所以可以用寄存器的默認(rèn)值0xffff.
PLL CONTROL REGISTER (MPLLCON & UPLLCON)
MPLL Control Register
Mpll = (2 * m * Fin) / (p * 2S)
m = (MDIV + 8), p = (PDIV + 2), s = SDIV
UPLL Control Register
Upll = (m * Fin) / (p * 2S)
m = (MDIV + 8), p = (PDIV + 2), s = SDIV
評論