IEDM：28nm嵌入式MRAM即將問世

　　在今年即將于美國加州舉行的國際電子元件會議(IEDM)上，來自三星(Samsung)、東芝(Toshiba)、海力士(SK Hynix)等公司的研究團隊預計將發(fā)表多項有關磁阻式隨機存取記憶體(MRAM)的最新發(fā)展。

　　此外，三星的研發(fā)團隊以及旗下LSI業(yè)務部門顯然也將再次發(fā)表其致力于開發(fā)MEMS的最新成果。

　　三星將分別透過口頭簡報以及海報展示雙管齊下的方式，介紹在28nm CMOS邏輯制造制程中嵌入8Mbit自旋傳輸(STT) MRAM等主題。在該公司發(fā)表的論文主題中，研究人員們將這種電路形容為具有“高度功能性且十分可靠”。在其摘要中并補充：該公司采用包括創(chuàng)新整合、材料堆疊與圖案化技術等途徑，成功地將垂直式磁穿隧接面(pMTJ)記憶體單元陣列嵌入于銅金屬后端，而不至于發(fā)生開路故障，同時，磁性能也并未發(fā)生嚴重退化現(xiàn)象。

　　這種pMTJ記憶體單元采用氧化鎂/鈷鐵硼(MgO/CoFeB)堆疊，可在完全整合后達到180%的穿隧磁阻值。離子束蝕刻技術用于降低至低于1ppm的短路故障;有趣的是看到離子束蝕刻技術對于生產(chǎn)吞吐量的影響。此外，嵌入式MRAM巨集具有側面感應邊界限制，資訊儲存在攝氏85度下可保留達10年。

　　依據(jù)制造經(jīng)濟來看，這可能是針對低功耗微控制器(MCU)和SoC進行選擇的過程，因為它們具有切換和保留資料的能力。

　　而從獨立式記憶體端來看，海力士與東芝的研發(fā)團隊預計將在IEDM上發(fā)表首款4Gbit STT-MRAM。其發(fā)展是根據(jù)面積為9F2的記憶體單元，十分接近于DRAM記憶體的尺寸。該設計針對高隧電阻比而最佳化其pMTJ，因而需要低開關電流。此外，研究團隊也將介紹克服與制程有關缺陷導致寫入錯誤的各種技術。

　　Everspin Technologies Inc.在今年的Electronica展示基于1Gbit pMTJ的MRAM。

　　此外，同樣值得注意的是，美國加州大學洛杉磯分校電子工程系教授Pedram Khalili-Amiri也是這款MRAM技術的共同作者。該主題并介紹電場控制MRAM與MRAM的電壓控制等。

　　Pedram Khalili-Amiri同時也是Inston公司的共同創(chuàng)辦人與技術長。Inston公司獲得了兩筆小型企業(yè)創(chuàng)新研究(SBIR)的贊助;其一是在2013年獲得149,000美元，進行電場控制磁記憶元件的研究——其非揮發(fā)性記憶體位元的切換是由電壓(而非自旋極化電流或磁場)進行，用于極低能量耗散的應用。

　　這些記憶體元件將用于磁電隨機存取存記憶體(MeRAM)，據(jù)稱將可提供明顯優(yōu)于STT-MRAM的優(yōu)勢、高達100倍的能量效率、高達10倍的密度，以及低于10nm的可擴展性。

　　其次是2014年的一筆749,000美元贊助經(jīng)費，用于開發(fā)電場控制非揮發(fā)性磁記憶體晶片與陣列的原型。