改進(jìn)型CMOS電荷泵鎖相環(huán)電路的應(yīng)用設(shè)計

振蕩器的控制電壓與輸出頻率關(guān)系曲線

圖10給出了鎖相環(huán)建立過程的仿真波形，圖中給出的是VCO控制電壓的波形，在輸入?yún)⒖碱l率為31.5 MHz、頻率反饋設(shè)置為32分頻時，系統(tǒng)鎖定時間約為1.5μs.MFC模塊的采用和壓控振蕩器分段線性的處理有效擴(kuò)展了鎖頻范圍，輸出頻率在25 MHz~2.2 GHz內(nèi)可調(diào)。在實際應(yīng)用中，可以通過選擇常用晶振頻率和整數(shù)分頻倍數(shù)獲得更多的輸出頻率。圖11和圖12分別給出了輸出頻率在100 MHz~2.2 GHz變化時，鎖相環(huán)的捕獲時間tcap和穩(wěn)態(tài)相對相位誤差δp的變化曲線。結(jié)果表明，在100MHz~2.2GHz的輸出頻率范圍內(nèi)，鎖相環(huán)的捕獲時間小于2μs,相位相位誤差小于0.6%.

圖10 鎖相環(huán)建立過程的瞬態(tài)仿真波形

圖11 捕獲時間(tcap)與輸出頻率的對應(yīng)關(guān)系曲線

圖12 穩(wěn)態(tài)相對相位誤差(δp)與輸出頻率的對應(yīng)關(guān)系曲線

5結(jié)論

在整個電荷泵鎖相環(huán)系統(tǒng)中，電荷泵電路起著非常關(guān)鍵的作用。傳統(tǒng)的電荷泵電路，其內(nèi)部存在的一些非理想因素直接影響著整個環(huán)路的工作性能，如存在電荷泄漏、電流失配、電荷共享、時鐘饋通等問題，會導(dǎo)致壓控振蕩器輸出頻率產(chǎn)生抖動和相位發(fā)生偏差。

本文設(shè)計的高性能CMOS電荷泵鎖相環(huán)電路，通過對傳統(tǒng)電荷泵電路的改進(jìn)，提高了充放電電流的匹配性，有效抑制了鎖相環(huán)輸出的相位偏差，提高了環(huán)路的穩(wěn)定性。同時在環(huán)路中增加了倍頻控制模塊MFC和壓控振蕩器分段處理，有效擴(kuò)展了鎖頻范圍。該電路基于Dongbu HiTek 0.18μm CMOS工藝設(shè)計，并進(jìn)行了全面的仿真驗證，結(jié)果表明：輸出頻率在100 MHz~2.2 GHz內(nèi)變化時，頻率鎖定時間和相位誤差都得到了有效控制，驗證了設(shè)計的有效性。