一種智能ARI NC429總線接口板的硬件設(shè)計(jì)與實(shí)現(xiàn)

(3)中斷擴(kuò)充邏輯模塊。由于F206的IO引腳數(shù)量及其有限，要在F206上實(shí)現(xiàn)所有的10中斷是不可能的，所以我們利用CPLD，通過F206的8個(gè)數(shù)據(jù)線D0-D7對(duì)10中斷進(jìn)行了擴(kuò)充。邏輯圖如圖4所示。

當(dāng)HS3282產(chǎn)生中斷時(shí)，心06通過這8個(gè)數(shù)據(jù)線讀取中斷信號(hào)(／DRII一／DR42，分別對(duì)應(yīng)4塊HS3282的／DRI、／DR2)并傳輸至F206。進(jìn)行相應(yīng)的中斷控制；同時(shí)這8個(gè)數(shù)據(jù)線還作為F206向HS3282發(fā)出控制信號(hào)／MRI一舳4(主復(fù)位信號(hào))和ENTXl一ENTX4(允許發(fā)送信號(hào))的傳輸線，將控制信號(hào)傳輸給HS3282，如圖4(a)，顯然，D0一D7是雙向傳輸?shù)?。所以在設(shè)計(jì)時(shí)，采用三態(tài)緩沖器74240和八D觸發(fā)器74273來實(shí)現(xiàn)它們的雙向傳輸，如圖4(b)。

3.2 HS3282時(shí)鐘模塊

根據(jù)板卡要求，HS3282的發(fā)射時(shí)鐘有兩個(gè)可選頻率480 k和1M。我們利用一個(gè)48M的外部晶振來驅(qū)動(dòng)，使得它通過CPLD進(jìn)行100分頻和48分頻分別得到這兩個(gè)頻率。其中100分頻通過兩個(gè)10分頻邏輯實(shí)現(xiàn)，48分頻先后通過8分頻和6分頻邏輯來實(shí)現(xiàn)。

3.3其它邏輯模塊

除上述幾個(gè)模塊外，CPLD中還集成了板卡地址選擇模塊、HS3282讀寫信號(hào)的產(chǎn)生模塊、提高板卡可靠性的復(fù)位模塊等等。由于這些模塊實(shí)現(xiàn)簡(jiǎn)單，在此就不再一一詳述了。

4 F206與HS3282的接口電路

F206與HS3282的接口電路如圖5所示。

(1)／MR信號(hào)。主復(fù)位，低脈沖有效，通常只用于加電和系統(tǒng)重啟。
(2)ENTX信號(hào)。發(fā)送使能標(biāo)志，用于從先進(jìn)先出存儲(chǔ)器開始數(shù)據(jù)傳輸。
(3)TX／R信號(hào)。發(fā)送器輸出標(biāo)志，表明存儲(chǔ)器空。
(4)／DR11和／DR12／信號(hào)。終端請(qǐng)求，通過數(shù)據(jù)線DO和D1將終端信號(hào)傳輸給F206。
(5)／RD信號(hào)。F206向HS3282發(fā)出的讀取信號(hào)，用于讀取HS3282緩存中的數(shù)據(jù)。
(6)/WR信號(hào)。F206向HS3282發(fā)出的寫信號(hào)，用于向HS3282緩存中寫數(shù)據(jù)。這只是17206與一片HS3282的接口電路，F(xiàn)206與其他3片HS3282的接口電路與之類似。