一種智能ARI NC429總線接口板的硬件設(shè)計與實現(xiàn)
加入技術(shù)交流群
5 F206與雙口RAM的接口電路
當(dāng)接口板實現(xiàn)數(shù)據(jù)的發(fā)送功能時，數(shù)據(jù)首先從ISA總線讀入，并存儲在雙口RAMIDTT025中，當(dāng)適合發(fā)送數(shù)據(jù)時，F(xiàn)206發(fā)出讀取信號，將存儲在IDT7025中的數(shù)據(jù)通過DO～D15數(shù)據(jù)總線傳輸給HS3282，通過HS3282控制向429總線發(fā)送數(shù)據(jù)；同樣，在接收數(shù)據(jù)時，HS3282接收的數(shù)據(jù)在砣06的控制下，通過數(shù)據(jù)總線DO，D15傳輸?shù)絀DT7025中，最后Pc機通過ISA總線接收數(shù)據(jù)，從而完成數(shù)據(jù)的收發(fā)功能。圖6中，READY為高，表明對雙口RAM的訪問可以結(jié)束，否則將延續(xù)此次訪問。
6 F206的時鐘電路
DSP時鐘可由外部提供，也可由板上的振蕩器提供。但一般DSP系統(tǒng)中，經(jīng)常使用外部時鐘輸入，因為使用外部時鐘時，時鐘的精度高、穩(wěn)定性好、使用方便，從而可以保證DSP能夠可靠、穩(wěn)定的工作。而且，使用外時鐘時，可以通過改變DIVI、DIV2引腳上的電平，設(shè)置時鐘方式為×1、×2或×4。這樣，只需用一個時鐘。就可以提供DSP的多個工作時鐘，增加了系統(tǒng)的靈活性。這里我們選用20M的晶振，并用選擇開關(guān)來成比例的設(shè)置DSP的工作時鐘。接口電路如圖7所示。
7 仿真接口電路
DSP和CPLD都是通過仿真接口JTAG進行在線編程的。JTAG(Joint Test Action Group)是檢測PCB和IC芯片的一個標(biāo)準(zhǔn)，通過這個標(biāo)準(zhǔn)，可對具有JTAG接口芯片的硬件電路進行邊界掃描和故障檢測。YrAG接口的設(shè)計比較簡單，只要根據(jù)芯片所提供的接口類型按照相應(yīng)的接口標(biāo)準(zhǔn)即可。
8 結(jié)束語
通過整個設(shè)計方案可以看出．用DSP+CPLD模式實現(xiàn)429總線和ISA總線之間的數(shù)據(jù)通訊，省去了EPROM、RAM、地址數(shù)據(jù)鎖存器等外圍電路，使得原理圖的設(shè)計簡單、清晰。合理地使用CPLD。又增強了板卡的集成度和開發(fā)的便利性。通過開發(fā)和調(diào)試證明，該板卡能夠滿足高速ARINC 429數(shù)據(jù)傳輸?shù)囊?，并且?zhí)行速度快，體積小，集成度高?？煽啃院?。
評論