一種智能ARI NC429總線(xiàn)接口板的硬件設(shè)計(jì)與實(shí)現(xiàn)

5 F206與雙口RAM的接口電路

當(dāng)接口板實(shí)現(xiàn)數(shù)據(jù)的發(fā)送功能時(shí)，數(shù)據(jù)首先從ISA總線(xiàn)讀入，并存儲(chǔ)在雙口RAMIDTT025中，當(dāng)適合發(fā)送數(shù)據(jù)時(shí)，F(xiàn)206發(fā)出讀取信號(hào)，將存儲(chǔ)在IDT7025中的數(shù)據(jù)通過(guò)DO～D15數(shù)據(jù)總線(xiàn)傳輸給HS3282，通過(guò)HS3282控制向429總線(xiàn)發(fā)送數(shù)據(jù)；同樣，在接收數(shù)據(jù)時(shí)，HS3282接收的數(shù)據(jù)在砣06的控制下，通過(guò)數(shù)據(jù)總線(xiàn)DO，D15傳輸?shù)絀DT7025中，最后Pc機(jī)通過(guò)ISA總線(xiàn)接收數(shù)據(jù)，從而完成數(shù)據(jù)的收發(fā)功能。圖6中，READY為高，表明對(duì)雙口RAM的訪(fǎng)問(wèn)可以結(jié)束，否則將延續(xù)此次訪(fǎng)問(wèn)。

6 F206的時(shí)鐘電路

DSP時(shí)鐘可由外部提供，也可由板上的振蕩器提供。但一般DSP系統(tǒng)中，經(jīng)常使用外部時(shí)鐘輸入，因?yàn)槭褂猛獠繒r(shí)鐘時(shí)，時(shí)鐘的精度高、穩(wěn)定性好、使用方便，從而可以保證DSP能夠可靠、穩(wěn)定的工作。而且，使用外時(shí)鐘時(shí)，可以通過(guò)改變DIVI、DIV2引腳上的電平，設(shè)置時(shí)鐘方式為×1、×2或×4。這樣，只需用一個(gè)時(shí)鐘。就可以提供DSP的多個(gè)工作時(shí)鐘，增加了系統(tǒng)的靈活性。這里我們選用20M的晶振，并用選擇開(kāi)關(guān)來(lái)成比例的設(shè)置DSP的工作時(shí)鐘。接口電路如圖7所示。

7 仿真接口電路

DSP和CPLD都是通過(guò)仿真接口JTAG進(jìn)行在線(xiàn)編程的。JTAG(Joint Test Action Group)是檢測(cè)PCB和IC芯片的一個(gè)標(biāo)準(zhǔn)，通過(guò)這個(gè)標(biāo)準(zhǔn)，可對(duì)具有JTAG接口芯片的硬件電路進(jìn)行邊界掃描和故障檢測(cè)。YrAG接口的設(shè)計(jì)比較簡(jiǎn)單，只要根據(jù)芯片所提供的接口類(lèi)型按照相應(yīng)的接口標(biāo)準(zhǔn)即可。

8 結(jié)束語(yǔ)

通過(guò)整個(gè)設(shè)計(jì)方案可以看出．用DSP+CPLD模式實(shí)現(xiàn)429總線(xiàn)和ISA總線(xiàn)之間的數(shù)據(jù)通訊，省去了EPROM、RAM、地址數(shù)據(jù)鎖存器等外圍電路，使得原理圖的設(shè)計(jì)簡(jiǎn)單、清晰。合理地使用CPLD。又增強(qiáng)了板卡的集成度和開(kāi)發(fā)的便利性。通過(guò)開(kāi)發(fā)和調(diào)試證明，該板卡能夠滿(mǎn)足高速ARINC 429數(shù)據(jù)傳輸?shù)囊?，并且?zhí)行速度快，體積小，集成度高?？煽啃院谩?