基于FPGA實(shí)現(xiàn)感性元件電阻測(cè)試

近期給汽車電子某廠商做了一套點(diǎn)火線圈測(cè)試系統(tǒng)，有一部分是關(guān)于感性線圈電阻測(cè)試，具體要求如下：初級(jí)電阻 620 mΩ +-50mΩ、次級(jí)電阻 9.5 kΩ +-0.9 kΩ、導(dǎo)線電阻 150 mΩ +-50 mΩ。

一、挑戰(zhàn)：

初級(jí)線圈電阻較?。╩Ω級(jí)），測(cè)量過程中還要考慮導(dǎo)線電阻影響；而次級(jí)電阻大（k Ω級(jí)），用DMM數(shù)字萬用表進(jìn)行測(cè)試是不錯(cuò)的方案，但是由于測(cè)試設(shè)備是放在生產(chǎn)線上，對(duì)體積、功耗和可靠性要求很高，NI CompactRIO平臺(tái)是非常好的選擇，但是NI CompactRIO電阻測(cè)試模塊量程大，不適合小電阻測(cè)試。并且由于被測(cè)件是感性線圈，通過恒電流激勵(lì)4線制測(cè)電阻方式，由于恒電流激勵(lì)穩(wěn)定性問題，會(huì) 使得感性線圈產(chǎn)生感應(yīng)電動(dòng)勢(shì)，對(duì)小電阻測(cè)試帶來考驗(yàn)。

二、方案：

選用NI 9265電流輸出模塊作為電阻測(cè)試激勵(lì)，通過4線制來測(cè)量電壓方式來進(jìn)行電阻測(cè)試。為了減小電流激勵(lì)不穩(wěn)定性導(dǎo)致感應(yīng)電動(dòng)勢(shì)產(chǎn)生，帶來測(cè)量誤差的影響，通過在FPGA用高頻（10k）采樣，然后降采樣到低頻（50-100Hz）模式，濾除感應(yīng)線圈電動(dòng)勢(shì)的影響。

三、具體實(shí)施：

1、 構(gòu)造浮點(diǎn)濾波器：在DFD設(shè)計(jì)工具包選擇Multistage Decimation Filter

圖1、DFD構(gòu)造多級(jí)降采樣浮點(diǎn)濾波器

2、 多級(jí)降采樣定點(diǎn)濾波器設(shè)計(jì)

圖2、浮點(diǎn)濾波器量化構(gòu)造定點(diǎn)濾波器

3、 多級(jí)降采樣定點(diǎn)濾波器FPGA實(shí)現(xiàn)

圖3、通過IP Generator構(gòu)造多級(jí)多階濾波器