雷達(dá)系統(tǒng)的數(shù)字基帶和射頻域集成挑戰(zhàn)

可重新配置的雷達(dá)系統(tǒng)采用FPGA和DSP制式的數(shù)字技術(shù)。數(shù)字技術(shù)與射頻技術(shù)結(jié)合可以實(shí)現(xiàn)極高的靈活度，適應(yīng)當(dāng)前雷達(dá)應(yīng)用對(duì)不同波形和配置的嚴(yán)苛需求。因此，基帶工程師團(tuán)隊(duì)一直應(yīng)用與射頻團(tuán)隊(duì)不同的設(shè)計(jì)方法和測(cè)試工具。不同技術(shù)的結(jié)合為系統(tǒng)集成測(cè)試帶來了重大挑戰(zhàn)。

本文將介紹一個(gè)應(yīng)用單一測(cè)量平臺(tái)應(yīng)對(duì)上述挑戰(zhàn)的方法。該平臺(tái)能夠幫助雷達(dá)系統(tǒng)集成商方便地驗(yàn)證和調(diào)試其設(shè)計(jì)。該方法支持在雷達(dá)發(fā)射機(jī)或接收機(jī)路徑中進(jìn)行矢量信號(hào)分析儀(VSA)測(cè)量，以及結(jié)合邏輯分析儀測(cè)量FPGA硬件、結(jié)合示波器測(cè)量模擬中頻或射頻電平、結(jié)合信號(hào)(頻譜)分析儀測(cè)量射頻激勵(lì)器和接收機(jī)鏈路。三種儀器都可以導(dǎo)出捕獲的信號(hào)并輸入通用分析環(huán)境，以幫助設(shè)計(jì)人員查明混合信號(hào)鏈路任意點(diǎn)可能存在的問題，最終成功完成系統(tǒng)集成。

線性調(diào)頻雷達(dá)設(shè)計(jì)實(shí)例

脈沖壓縮是擴(kuò)展雷達(dá)系統(tǒng)探測(cè)距離并提高分辨率的一個(gè)常用方法。對(duì)脈沖進(jìn)行頻率或相位調(diào)制，脈沖每個(gè)部分都將具有各自獨(dú)特的頻率或相位編碼。借助獨(dú)特的頻率和相位分量，我們可以更輕松且更徹底地分離目標(biāo)回波，排除回波信號(hào)頻域重疊的干擾。脈沖壓縮可以降低脈沖的峰值功率要求，并減少雷達(dá)脈沖被探測(cè)到的概率。在整個(gè)脈寬內(nèi)以“線性”方式對(duì)脈沖進(jìn)行頻率調(diào)制是一種脈沖壓縮類型。“線性”頻率調(diào)制也稱為“線性調(diào)頻雷達(dá)”頻率調(diào)制。

使用安捷倫的SystemVue可以獲得高水平的雷達(dá)基帶設(shè)計(jì)(參見圖1)。生成I和Q矢量調(diào)制線性調(diào)頻雷達(dá)信號(hào)，進(jìn)行四倍因數(shù)上采樣，應(yīng)用根升余弦濾波并上變頻至數(shù)字中頻。使用SystemVue生成硬件描述語言(HDL)代碼，推動(dòng)Xilinx Virtex-4 FPGA基帶設(shè)計(jì)的FPGA實(shí)現(xiàn)。

圖1：具有數(shù)字基帶功能的線性調(diào)頻雷達(dá)發(fā)射機(jī)部分。

然后，導(dǎo)出數(shù)字中頻信號(hào)并輸入數(shù)模轉(zhuǎn)換器。最后，生成的模擬中頻信號(hào)上變頻至射頻頻率，經(jīng)過功率放大器并由天線發(fā)射。

高級(jí)設(shè)計(jì)仿真

FPGA實(shí)現(xiàn)前可進(jìn)行高級(jí)設(shè)計(jì)仿真。將仿真數(shù)字中頻信號(hào)輸入89600矢量信號(hào)分析(VSA)工具(結(jié)果如圖2所示)。在本例中，左上角面板顯示的是需要的頻率頻譜內(nèi)容，右上角面板顯示的是整個(gè)雷達(dá)脈寬內(nèi)的線性頻移，左下角面板顯示的是雷達(dá)脈沖幅度時(shí)域視圖，右下角面板顯示的是傳統(tǒng)的數(shù)字矢量調(diào)制實(shí)部視圖。四個(gè)視圖是比較真實(shí)硬件測(cè)得信號(hào)的“黃金標(biāo)準(zhǔn)”。

圖2：在VSA應(yīng)用軟件中解調(diào)仿真數(shù)字中頻信號(hào)。

查看整個(gè)信號(hào)路徑

基帶設(shè)計(jì)采用FPGA方式實(shí)現(xiàn)，因此在矢量調(diào)制路徑中輸入不同信號(hào)并結(jié)合邏輯分析儀可以深入測(cè)試FPGA。測(cè)試設(shè)置如圖3所示。左側(cè)為邏輯分析儀，通過“飛線”將探頭連接至Digitech ExtremeDSP Xilinx Virtex-4平臺(tái)的0.1英寸頭引腳。飛線探頭可以為每個(gè)數(shù)字?jǐn)?shù)據(jù)信號(hào)提供獨(dú)立的同軸連接。多個(gè)接地連接可以確保探測(cè)到的信號(hào)具有良好的完整性。

圖3：邏輯分析儀探測(cè)內(nèi)部FPGA信號(hào)(L),示波器探測(cè)數(shù)模轉(zhuǎn)換器輸出模擬中頻(R)。兩者都運(yùn)行著VSA軟件。

右側(cè)為示波器，模擬中頻信號(hào)通過SMB連接器由DigiTech平臺(tái)的數(shù)模轉(zhuǎn)換器輸出，然后經(jīng)由一條同軸電纜進(jìn)入示波器。請(qǐng)注意，Xilinx USB JTAG編程電纜用于連接Virtex-4 FPGA所在位置的JTAG鏈路。最終，JTAG連接將用于切換FPGA內(nèi)部的多路復(fù)用器，以通過內(nèi)部FPGA路由資源獲取所關(guān)注的信號(hào)。