<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 雷達(dá)系統(tǒng)的數(shù)字基帶和射頻域集成挑戰(zhàn)

          雷達(dá)系統(tǒng)的數(shù)字基帶和射頻域集成挑戰(zhàn)

          作者: 時(shí)間:2017-03-23 來(lái)源:網(wǎng)絡(luò) 收藏

          在本例中,Xilinx應(yīng)用ChipScope Pro “Core Inserter”通過(guò)內(nèi)部FPGA多路復(fù)用器測(cè)量核心和FPGA內(nèi)部路由資源定義探測(cè)點(diǎn)。首先,該工具支持用戶定義測(cè)量核心類型、信號(hào)叢集的數(shù)量、用于調(diào)試信號(hào)的引腳數(shù)量以及輸出調(diào)試信號(hào)的FPGAI/O引腳。

          我們可以通過(guò)經(jīng)過(guò)上變頻和濾波的I和Q檢測(cè)FPGA信號(hào),也可以激勵(lì)數(shù)模轉(zhuǎn)換器的數(shù)字中頻檢測(cè)FPGA信號(hào)。然后,稱為“FPGA動(dòng)態(tài)探頭”的邏輯分析儀工具與FPGA測(cè)量核心結(jié)合,可支持設(shè)計(jì)人員進(jìn)行有意義的測(cè)量。

          邏輯分析儀FPGA探測(cè)工具可以大幅簡(jiǎn)化測(cè)量過(guò)程。首先,該工具支持用戶通過(guò)JTAG連接直接從邏輯分析儀接口向FPGA下載.bit格式的FPGA設(shè)計(jì)文件。

          其次,該工具可以從Xilinx生成的.cdc文件導(dǎo)入內(nèi)部探測(cè)到的FPGA總線和信號(hào)名稱。.cdc文件由Xilinx ChipScope Pro Core Inserter應(yīng)用軟件創(chuàng)建。之后,稱為“自動(dòng)引腳映射”的流程將使用邏輯分析儀探測(cè)FPGA輸出引腳的調(diào)試信號(hào),并自動(dòng)“映射”至邏輯分析儀的輸入通道。設(shè)置邏輯分析儀以獲得適合的已定義時(shí)鐘輸入,閥值電平應(yīng)匹配FPGA輸出電壓電平,邏輯分析儀捕獲模式應(yīng)匹配FPGA調(diào)試信號(hào)輸出。設(shè)計(jì)人員可以選擇要查看的信號(hào)叢集。本例選的是數(shù)模轉(zhuǎn)換器輸入。

          現(xiàn)在,邏輯分析儀捕獲一條數(shù)字信號(hào)跡線,如圖4左側(cè)所示。邏輯分析儀使用了“圖表”顯示模式,其中總線的十六進(jìn)制值已轉(zhuǎn)換為波形。我們可以看到數(shù)字中頻脈沖的開(kāi)始。數(shù)字基帶團(tuán)隊(duì)和模擬/射頻團(tuán)隊(duì)的通用工具—VSA軟件,能夠?qū)脒壿嫹治鰞x捕獲的數(shù)字信號(hào),并以圖4右側(cè)所示方式處理數(shù)據(jù)。但是,我們現(xiàn)在看到的是整個(gè)脈沖的線性調(diào)頻調(diào)制視圖(VSA軟件面板的右上角視圖),還可以看到該數(shù)字中頻信號(hào)的頻譜分量(面板左上角視圖)。請(qǐng)注意,VSA面板視圖與圖2VSA處理的“黃金標(biāo)準(zhǔn)”仿真基帶信號(hào)視圖十分類似。


          圖4:應(yīng)用邏輯分析儀的線性調(diào)頻雷達(dá)數(shù)字中頻信號(hào)測(cè)量(左)和VSA處理(右)。

          借助VSA軟件比較數(shù)字中頻和模擬中頻

          借助VSA軟件可以輕松比較基帶團(tuán)隊(duì)的數(shù)字中頻信號(hào)以及模擬/射頻團(tuán)隊(duì)的模擬信號(hào)。實(shí)時(shí)示波器可檢測(cè)數(shù)模轉(zhuǎn)換器的輸出信號(hào),如圖5左側(cè)所示。該信號(hào)也可以由VSA軟件導(dǎo)入。VSA軟件可以提供有用的模擬中頻信號(hào)信息,如圖5右側(cè)的VSA信號(hào)處理視圖所示。請(qǐng)注意,本例中系統(tǒng)已正確運(yùn)行,如圖4右側(cè)四個(gè)VSA面板視圖顯示的已處理數(shù)字中頻信號(hào),我們可以得到一組與圖5右側(cè)VSA已處理模擬中頻信號(hào)視圖類似的數(shù)據(jù)。如果路徑中出現(xiàn)多余波形,此類比較分析將十分有用,可以幫助工程師回溯信號(hào)路徑中的信號(hào),找出問(wèn)題的根本原因。


          圖5:示波器測(cè)得的線性調(diào)頻雷達(dá)數(shù)字中頻信號(hào)(左)以及VSA處理結(jié)果(右)。

          協(xié)同調(diào)試和驗(yàn)證

          如上所述,我們已了解了通用分析工具VSA在數(shù)字和模擬分析流程的應(yīng)用,以及如何支持基帶和模擬/射頻團(tuán)隊(duì)協(xié)作并確定導(dǎo)致設(shè)計(jì)故障的根本原因。無(wú)論FPGA設(shè)計(jì)人員是否關(guān)注數(shù)字基帶信號(hào),或者射頻設(shè)計(jì)人員是否專注系統(tǒng)的模擬和射頻內(nèi)容,他們都可以借助通用工具來(lái)確定導(dǎo)致誤差的原因,或增強(qiáng)對(duì)已適合投產(chǎn)的雷達(dá)設(shè)計(jì)的信心。


          上一頁(yè) 1 2 下一頁(yè)

          評(píng)論


          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();