硅通孔3DIC工藝顯著減小傳感器的外形尺寸

作者/Andreas Wild 艾邁斯半導(dǎo)體&晶圓代工服務(wù)和技術(shù)營(yíng)銷(xiāo)經(jīng)理

　　引言

　　更小的外形尺寸、卓越的功能、更出色的性能和更低的BOM(物料成本)是系統(tǒng)工程師在開(kāi)發(fā)傳感器和傳感器接口應(yīng)用等復(fù)雜電子產(chǎn)品時(shí)面臨的主要挑戰(zhàn)?？s小芯片尺寸可以通過(guò)使用集成密度更高的小型制程節(jié)點(diǎn)實(shí)現(xiàn)，而系統(tǒng)的小型化則可以通過(guò)使用先進(jìn)的封裝技術(shù)來(lái)達(dá)成。如今，對(duì)更高系統(tǒng)集成度的需求與日俱增，這也促使那些傳統(tǒng)的封裝服務(wù)供應(yīng)商和半導(dǎo)體公司著手開(kāi)發(fā)更具創(chuàng)新性、更為先進(jìn)的封裝技術(shù)。其中前景廣闊，同時(shí)也具有挑戰(zhàn)性的當(dāng)屬采用硅通孔(TSV)的3D集成電路(3DIC)。3DIC技術(shù)現(xiàn)已被廣泛應(yīng)用于數(shù)字集成電路(例如存儲(chǔ)器、圖像傳感器和其它元件的堆疊)，其設(shè)計(jì)和制造方法已在數(shù)字領(lǐng)域得到證明。那么如何將3DIC技術(shù)成功運(yùn)用在模擬和混合信號(hào)占據(jù)主導(dǎo)地位的傳感器集成電路中呢?

　　1 TSV封裝技術(shù)

　　模擬和混合信號(hào)IC開(kāi)發(fā)領(lǐng)域的領(lǐng)導(dǎo)者已經(jīng)開(kāi)始逐漸認(rèn)識(shí)到采用模擬3DIC設(shè)計(jì)能夠帶來(lái)的巨大優(yōu)勢(shì)。智能傳感器和傳感器接口面向“工業(yè)4.0(Industry 4.0)”、“智慧城市”或物聯(lián)網(wǎng)(IoT)中的多種應(yīng)用。TSV和背面重布線層(BRDL)技術(shù)非常適合用于替代傳統(tǒng)的采用金絲鍵合的各種芯片堆疊技術(shù)。3D集成技術(shù)，尤其是領(lǐng)先晶圓代工服務(wù)供應(yīng)商提供的特種模擬TSV技術(shù)，結(jié)合正面或背面RDL技術(shù)，可以在縮減電路板面積的同時(shí)提供更多功能，得益于較短的互連線，性能也可以得到改進(jìn)，并實(shí)現(xiàn)更高度的集成。其中，小型TSV封裝技術(shù)(總高度不超過(guò)0.32mm)尤其適合于滿足智能手表、智能眼鏡等可穿戴設(shè)備對(duì)小外形要求。

　　TSV技術(shù)還可以在結(jié)合不同晶圓和技術(shù)方面提供更高的靈活性：例如45nm制程生產(chǎn)的數(shù)字晶圓層疊式堆疊，模擬晶圓(如180mn)堆疊、MEMS設(shè)備、光電傳感器和光電二極管陣列堆疊等，數(shù)不勝數(shù)。

　　2 模擬3DIC技術(shù)

　　模擬3DIC技術(shù)可通過(guò)在芯片正面和IC背面建立一個(gè)電氣連接來(lái)滿足傳感器應(yīng)用。在光學(xué)、化學(xué)、氣體、壓力等多種傳感器應(yīng)用中，傳感區(qū)域都是位于CMOS面(晶圓頂面)。裸片和引線框之間最常用的連接類(lèi)型是引線鍵合(如圖1)。但無(wú)論是采用塑料封裝或是將裸片直接與PCB或FPC鍵合，對(duì)于傳感區(qū)域需暴露在外的特定應(yīng)用而言，引線鍵合并非理想的解決方案。通過(guò)采用特種晶圓代工服務(wù)供應(yīng)商的專(zhuān)有TSV技術(shù)，可以采用TSV、背面RDL和芯片級(jí)封裝(WLCSP)來(lái)取代傳統(tǒng)的引線鍵合(如圖2)。

　　圖1 采用標(biāo)準(zhǔn)引線鍵合的傳感器芯片

　　圖2 采用TSV進(jìn)行背面連接的傳感器芯片

　　3 新一代TSV

　　在半導(dǎo)體技術(shù)領(lǐng)域，通過(guò)采用更小尺寸的元件和先進(jìn)的設(shè)計(jì)規(guī)則，使新一代制程技術(shù)能夠提供更高的性能和集成密度(摩爾定律)，對(duì)于TSV而言也同樣如此，新一代TSV技術(shù)的性能將全面超越現(xiàn)有的3DIC技術(shù)。一些特種晶圓代工服務(wù)供應(yīng)商已經(jīng)在開(kāi)發(fā)新一代的TSV技術(shù)，在大幅縮減尺寸(約40μm)，節(jié)約空間，提升集成密度的同時(shí)，還能提供同等，甚至更加出色的模擬性能。這種新一代TSV技術(shù)為全新的3D應(yīng)用打下了基礎(chǔ)，晶圓代工服務(wù)供應(yīng)商也開(kāi)始推出所謂的“第三方晶圓焊盤(pán)替換”或“有源3D硅基板”等新型服務(wù)來(lái)滿足這些應(yīng)用的要求。

　　4 第三方晶圓焊盤(pán)替換

　　具備更小尺寸和節(jié)距的新一代硅通孔技術(shù)可通過(guò)采用TSV結(jié)合背面RDL和WLCSP(即所謂的3D-WLCSP)可替換任何已加工完成的晶圓的焊盤(pán)。即使在制造流程完成之后，客戶也仍然能夠自由決定產(chǎn)品是采用正面引線鍵合或是通過(guò)WLCSP技術(shù)從背面植球。這一全新的技術(shù)理念使廠商能夠通過(guò)一個(gè)后期加工步驟對(duì)任何晶圓進(jìn)行TSV加工，即使第三方的晶圓也不例外?，F(xiàn)已開(kāi)發(fā)出具備與第三方所使用制程的接點(diǎn)要求完全相符的尺寸和最小節(jié)距的TSV技術(shù)(圖3)。

　　圖3 采用TSV結(jié)合WLVSP(即3D-WLCSP)來(lái)替換引線鍵合

　　5 3D硅基板技術(shù)

　　3DIC技術(shù)的另一個(gè)創(chuàng)新型的變種和創(chuàng)新應(yīng)用是硅基板結(jié)構(gòu)。所謂的“無(wú)源3D硅基板”技術(shù)用來(lái)在晶圓的頂面和底面間建立一個(gè)簡(jiǎn)單的電氣連接。而“有源3D硅基板”技術(shù)可滿足一個(gè)完整CMOS器件所需的無(wú)源和有源的器件。

　　領(lǐng)先的晶圓代工服務(wù)供應(yīng)商通?？商峁┗?.18μm 特殊模擬制程的3D基板技術(shù)，具備MIM電容、高阻多晶硅電阻器、最多6個(gè)金屬層、頂層厚金屬等制程模塊。有源硅基板包含正面和背面焊盤(pán)。正面焊盤(pán)可用于各類(lèi)裸片(例如傳感器或MEMS設(shè)備)的裝配/堆疊，背面焊盤(pán)則常被用于電路板級(jí)的集成(圖4)。代工廠還可額外提供具備多種焊錫球尺寸和節(jié)距的WLCSP技術(shù)?？蛻粢部蛇x擇將背面焊盤(pán)用于在背面堆疊其他裸片。

　　圖4 鍵合在有源3D硅基板頂部的第三方芯片

　　6 設(shè)計(jì)套件集成

　　領(lǐng)先的晶圓代工服務(wù)供應(yīng)商可提供IC開(kāi)發(fā)的設(shè)計(jì)環(huán)境。理想情況下，極少數(shù)工業(yè)標(biāo)桿的PDK會(huì)以特種代工廠的先進(jìn)晶圓制程為基礎(chǔ)，提供創(chuàng)建復(fù)雜混合信號(hào)設(shè)計(jì)所需的所有模塊，并可用于所有主流的CAD環(huán)境。只需對(duì)此稍作修改，就能建立一個(gè)3D集成參考設(shè)計(jì)流程，可讓設(shè)計(jì)者對(duì)3D集成IC系統(tǒng)進(jìn)行完整的功能和實(shí)物驗(yàn)證。PDK可幫助廠商進(jìn)行更加高效的設(shè)計(jì)，從而改善裸片尺寸、性能、產(chǎn)能，縮短上市時(shí)間，并且能夠?yàn)楫a(chǎn)品開(kāi)發(fā)者實(shí)現(xiàn)“一次成功”的設(shè)計(jì)提供一個(gè)可靠的途徑。

　　7 結(jié)論

　　3DIC技術(shù)被廣泛用于存儲(chǔ)器、圖像傳感器和其它元件的堆疊，并已在數(shù)字領(lǐng)域得到證明。如何向客戶提供用于模擬和混合信號(hào)占據(jù)主導(dǎo)地位的應(yīng)用的3DIC技術(shù)是晶圓代工服務(wù)供應(yīng)商面臨的主要挑戰(zhàn)。通過(guò)縮減TSV的尺寸和節(jié)距，并將其與晶圓級(jí)芯片技術(shù)相結(jié)合，使3D系統(tǒng)架構(gòu)成為了傳統(tǒng)2D系統(tǒng)級(jí)封裝的一種具有切實(shí)可行性的替代方案。以焊盤(pán)替換、有源硅基板為代表的3DIC理念將顯著改善系統(tǒng)的外形尺寸、提升性能，并降低物料成本，這些因素對(duì)于物聯(lián)網(wǎng)領(lǐng)域中的所有移動(dòng)、可穿戴和智能傳感器設(shè)備都具有至關(guān)重要的意義。