三星在CSTIC 上解讀7nm芯片解決方案

　　近幾年，由于材料和設(shè)備的限制，電子產(chǎn)業(yè)的金科玉律摩爾定律似乎逐漸走向了瓶頸。尤其是到了14nm之后，以往隨著節(jié)點(diǎn)往前推進(jìn)，Die Cost下降而Perforrmance提升的定律被打破，集成電路產(chǎn)業(yè)迎來(lái)了大挑戰(zhàn)。但三星作為一個(gè)全球數(shù)一數(shù)二的IDM，為了繼續(xù)延續(xù)摩爾定律，在由SEMI主辦的中國(guó)國(guó)際半導(dǎo)體技術(shù)大會(huì)(CSTIC2017)上，三星給出了獨(dú)到的見解。

　　因此廠商們需要針對(duì)不同的應(yīng)用，在相同節(jié)點(diǎn)上開發(fā)出不同的方案：

　　在14nm/10nm的情況下，開發(fā)者們還可以在現(xiàn)有的體系下做改進(jìn)，但是進(jìn)入到了7nm，則對(duì)技術(shù)創(chuàng)新有了新的選擇。三星需要從兩方面創(chuàng)新：一是技術(shù)創(chuàng)新，也就是3D結(jié)構(gòu)加patterning;另一種則是系統(tǒng)創(chuàng)新的ememory加packaging。

　　三星認(rèn)為，移動(dòng)處理器雖然推動(dòng)產(chǎn)業(yè)界向7nm進(jìn)展，但是由于物聯(lián)網(wǎng)的存在和即將爆發(fā)，且這些產(chǎn)品對(duì)成本很敏感，因此28nm這個(gè)甜蜜節(jié)點(diǎn)將會(huì)存在很長(zhǎng)一段時(shí)間。

　　除了傳統(tǒng)的28nm，三星認(rèn)為28nmFD-SOI工藝因?yàn)槠鋬?yōu)勢(shì)，會(huì)成為三星關(guān)注的一個(gè)重點(diǎn)。FD-SOI最大的亮點(diǎn)在于超低功耗，尤其是對(duì)比HKMG(后閘極，約50%+)，如今物聯(lián)網(wǎng)(IoT)、汽車等嵌入開發(fā)對(duì)芯片的這一特性非常敏感，ST、飛思卡爾等都明確表態(tài)支持且等待排片。

　　7nm之后的架構(gòu)和材料的創(chuàng)新

　　回到現(xiàn)在產(chǎn)業(yè)界正在緊盯的7nm工藝，三星認(rèn)為它會(huì)在2018年到來(lái)，因?yàn)闇系雷冋耍蔷鸵笤谠谠O(shè)計(jì)制備的時(shí)候需要從架構(gòu)、溝道材料和工藝制備上進(jìn)行創(chuàng)新，而GAA、三五族溝道材料和EUV光刻是對(duì)應(yīng)的最好答案。

　　在這里我們?cè)敿?xì)介紹一下GAA和三五族溝道材料：

　　(1) Gate-all-around (GAA)

　　GAA有時(shí)候被稱作橫向納米線場(chǎng)效應(yīng)管。這是一個(gè)周邊環(huán)繞著 gate 的 FinFet 。GAA 晶體管能夠提供比 FinFet 更好的靜電特性，這個(gè)可滿足某些柵極寬度的需求。

　　從表面上看， GAA 和柵極夾雜在源極和漏極之間的 MOSFET 很類似。另外， GAA 同樣包含了 Finfet ，但和目前 fin 是垂直使用的 Finfet 不同， GAA 的 Finfet 是在旁邊。GAA Fet 包含了三個(gè)或者更多的納米線，形成溝道的納米線懸空且從源極跨到漏極。其尺寸是驚人的。 IMEC 最近介紹的一個(gè) GAA fet 的納米線只有 8nm 直徑。

　　控制電流流動(dòng)的 HKMG 架構(gòu)能夠填補(bǔ)源極和漏極之間的差距。

　　但是從 FinFet 向 GAA 的轉(zhuǎn)變并不會(huì)有很大的優(yōu)勢(shì)，當(dāng)中你只是獲得了對(duì)晶體管靜電性能控制的提升。GAA 最大的提升在于縮小了柵極寬度。這樣你就可以得到一個(gè)全環(huán)繞和一點(diǎn)的靜電性能的控制。當(dāng)然， gate 的縮小是必不可少的。

　　在GAA上，也分為兩種方案，一種是水平的，它能夠打破FinFET的限制。

　　另一種是垂直的，能突破更多的物理限制。

　　(2)三五族溝道材料

　　溝道材料這一段時(shí)間以來(lái)一直是個(gè)熱門的話題。溝道是一個(gè)連接MOS器件源與漏之間的一個(gè)導(dǎo)電區(qū)域。當(dāng)一個(gè)MOSFET晶體管在導(dǎo)通時(shí)柵電容器加在溝道上的電壓會(huì)產(chǎn)生一個(gè)反型層，使少數(shù)載流子在源與漏之間很快通過(guò)。反之則晶體管關(guān)閉。

　　溝道材料中發(fā)生大的改變是在90納米工藝，那時(shí)全球工業(yè)界開始引入應(yīng)變硅材料。芯片制造商采用外延工藝在PMOS晶體管形成中集成了SiGe的應(yīng)變硅，或者稱讓晶格結(jié)構(gòu)發(fā)生畸變。這樣可以通過(guò)增加空穴的遷移率來(lái)達(dá)到增大驅(qū)動(dòng)電流。

　　芯片制造商在10nm或者7nm工藝時(shí)溝道材料必須要作改變。在一段時(shí)間中曾認(rèn)為首選是在PMOS中采用Ge,以及NMOS中采用InGaAs材料。因?yàn)镚e的電子遷移率可達(dá)3,900cm平方/Vs，而相比硅材料的為1,500cm，InGaAs的電子遷移率可達(dá)40,000cm平方/Vs。但是三五族溝道材料受到了廠商的更多關(guān)注。

　　與硅相比，由于III-V化合物半導(dǎo)體擁有更大的能隙和更高的電子遷移率，因此新材料可以承受更高的工作溫度和運(yùn)行在更高的頻率下。且沒(méi)有明顯的物理缺陷，而且跟目前的硅芯片工藝相似，很多現(xiàn)有的技術(shù)都可以應(yīng)用到新材料上，因此也被視為在10nm之后繼續(xù)取代硅的理想材料。目前需要解決的最大問(wèn)題，恐怕就是如何提高晶圓產(chǎn)量并降低工藝成本了。

　　三星認(rèn)為到了7nm，EUV光刻是勢(shì)在必行，但EUV光刻生產(chǎn)中仍有一些設(shè)備上的難題亟待攻克。其中就包括對(duì)空白檢驗(yàn)工具和光刻膠光化學(xué)性質(zhì)的研究。

　　7nm之后的系統(tǒng)創(chuàng)新

　　根據(jù)三星介紹，7nm之后除了在架構(gòu)和材料商創(chuàng)新，還可以在系統(tǒng)上創(chuàng)新。其中包括了MRAM創(chuàng)新方案和集成封裝。

　　三星認(rèn)為，MRAM是最有希望替代Flash的存儲(chǔ)技術(shù)，因?yàn)樾枰俚膍ask，所以其稱為會(huì)變得更低，再加上功耗優(yōu)勢(shì)，這讓mram稱為他們關(guān)注的方向。

　　MRAM的全稱是Magnetoresistance Random Access Memory，磁致電阻隨機(jī)存儲(chǔ)器。目前，MRAM的諸多研究中，已經(jīng)可以開始生產(chǎn)的產(chǎn)品結(jié)構(gòu)被稱為STT-MRAM(Spin Transfer Torque Magnetoresistance Random Access Memory，自旋注入磁化反轉(zhuǎn)磁致電阻隨機(jī)存儲(chǔ)器)。MRAM的結(jié)構(gòu)并不復(fù)雜，原理也不難。它采用了類似三明治的結(jié)構(gòu)。

　　另外，集成封裝也是三星看好的另一個(gè)系統(tǒng)解決方案。三星認(rèn)為，借助2.5D/3D的封裝技術(shù)，最終做出來(lái)的芯片擁有更高的帶寬，進(jìn)而帶來(lái)更強(qiáng)的系統(tǒng)性能。