FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之： 基于FPGA+DSP協(xié)同處理平臺(tái)的優(yōu)勢(shì)和適用領(lǐng)域

11.1基于FPGA+DSP協(xié)同處理平臺(tái)的優(yōu)勢(shì)和適用領(lǐng)域

11.1.1基于FPGA的信號(hào)處理系統(tǒng)的特點(diǎn)

FPGA的一個(gè)重要的應(yīng)用領(lǐng)域就是數(shù)字信號(hào)處理，隨著FPGA密度和速度的提高，現(xiàn)在FPGA已經(jīng)可以勝任一些原來只有專用芯片或者多DSP才能完成的計(jì)算任務(wù)。

1．基于FPGA的信號(hào)處理系統(tǒng)的優(yōu)點(diǎn)

首先，F(xiàn)PGA支持并行和流水結(jié)構(gòu)。這樣可以通過多個(gè)處理單元（PE）的并行工作，實(shí)現(xiàn)高性能的數(shù)字信號(hào)處理。特別適合那些結(jié)構(gòu)性好、數(shù)據(jù)量大的算法實(shí)現(xiàn)，比如快速傅立葉變換（FFT）、數(shù)字濾波算法（FIR）等。

其次，F(xiàn)PGA內(nèi)部越來越多地內(nèi)嵌了DSP乘法模塊。這些模塊是硬件模塊，運(yùn)行速度很高，特別適合那些需要大量乘法計(jì)算的算法。如表11-1所示為Xilinx公司FPGA的硬件乘加單元資源和性能。

表11.1 Xilinx公司FPGA的硬件乘加單元資源和性能

可以看到，F(xiàn)PGA的乘法運(yùn)算性能最高已經(jīng)超過了100GMAC的水平，遠(yuǎn)超過通用的DSP芯片，接近了專用處理芯片（ASIC）的能力。

另外，F(xiàn)PGA和其他所有可編程器件一樣，具體非常好的靈活性。特別是某些型號(hào)的FPGA已經(jīng)開始支持動(dòng)態(tài)配置或者局部重構(gòu)，為設(shè)計(jì)高智能型的信號(hào)處理設(shè)備提供了可能。

2．基于FPGA的信號(hào)處理系統(tǒng)的不足

目前FPGA系統(tǒng)的主要設(shè)計(jì)手段還是通過硬件描述語言（HDL）來描述完成的。對(duì)于大型復(fù)雜的算法實(shí)現(xiàn)，設(shè)計(jì)人員需要做大量的結(jié)構(gòu)設(shè)計(jì)和仿真驗(yàn)證工作。而且，F(xiàn)PGA是基于硬件連線可編程的器件，因此不支持在線調(diào)試功能。

11.1.2基于DSP的信號(hào)處理系統(tǒng)的特點(diǎn)

1．基于DSP的信號(hào)處理系統(tǒng)的優(yōu)點(diǎn)

DSP芯片是基于軟件可編程的，開發(fā)語言主要是C語言，個(gè)別場(chǎng)合需要編寫匯編語言。相對(duì)與HDL語言，C語言更容易讓初學(xué)者接受，因此DSP芯片在信號(hào)處理領(lǐng)域得到了廣泛的應(yīng)用。

C語言屬于高級(jí)語言，因此在DSP上描述復(fù)雜算法的難度要低于FPGA。另外，DSP芯片的結(jié)構(gòu)也適合數(shù)據(jù)量大，重復(fù)性高的算法。特別是乘加累加計(jì)算（MAC）密集和for循環(huán)密集的算法。

DSP芯片一般采用時(shí)間上壓縮和空間上并行兩種主要手段來實(shí)現(xiàn)高性能的數(shù)據(jù)處理。時(shí)間上壓縮技術(shù)包括單周期指令、專用的硬件乘法累加器以及多種尋址方式等；空間上并行技術(shù)包括哈佛式總線結(jié)構(gòu)、多運(yùn)算單元以及靈活的流水線技術(shù)等。

2．基于DSP的信號(hào)處理系統(tǒng)的不足

DSP芯片是基于軟件可編程的，因此不可避免的問題就是功耗大，處理能力受到主頻的限制等不足。而且，DSP芯片的數(shù)據(jù)帶寬受到總線接口位寬限制，不能應(yīng)付高速數(shù)據(jù)流的處理要求。

通用DSP的接口擴(kuò)展能力有限，不能直接和ADC或者DAC芯片互聯(lián)。DSP需要外部的邏輯器件來配合才能實(shí)現(xiàn)數(shù)據(jù)采集或者輸出，例如CPLD或者FPGA。

目前大部分的DSP都沒有內(nèi)存管理單元（MMU），還不能支持復(fù)雜的操作系統(tǒng)，如Linux或者WindowsCE等。DSP的內(nèi)存管理和保護(hù)能力比較弱，目前還不支持虛擬內(nèi)存。

11.1.3基于FPGA+DSP的信號(hào)處理系統(tǒng)優(yōu)勢(shì)和應(yīng)用領(lǐng)域

1．基于FPGA+DSP的信號(hào)處理系統(tǒng)的優(yōu)勢(shì)

基于FPGA+DSP的信號(hào)處理系統(tǒng)可以同時(shí)具備FPGA和DSP的優(yōu)勢(shì)。

（1）支持更高的計(jì)算處理能力。

FPGA+DSP的雙芯片處理系統(tǒng)的計(jì)算能力相對(duì)單芯片系統(tǒng)更加強(qiáng)大，而且可以充分發(fā)揮兩種芯片的性能潛力。

（2）靈活的系統(tǒng)重構(gòu)方案。

FPGA芯片和DSP芯片兩者之間可以相互配置。通常情況下，DSP會(huì)作為系統(tǒng)的主控制器，F(xiàn)PGA上電后由DSP來完成配置。在系統(tǒng)的工作期間，DSP可以根據(jù)需要，重新配置FPGA，實(shí)現(xiàn)系統(tǒng)的功能重構(gòu)。

例如，在軟件無線電應(yīng)用中，經(jīng)常需要根據(jù)發(fā)射系統(tǒng)調(diào)制方式的改變來動(dòng)態(tài)調(diào)整接收系統(tǒng)功能。這種應(yīng)用中就可以充分發(fā)揮FPGA+DSP構(gòu)建的靈活性，DSP可以根據(jù)調(diào)制方式來選擇不同的配置文件加載到FPGA中，實(shí)現(xiàn)自適應(yīng)的動(dòng)態(tài)配置。

另外，系統(tǒng)工作過程中，如果DSP芯片在自檢過程中發(fā)現(xiàn)功能異常，也可以請(qǐng)求FPGA芯片重新配置自己。這樣的系統(tǒng)具備一定的自我修復(fù)能力，更加智能化。

（3）開發(fā)難度和系統(tǒng)成本的折衷

從控制系統(tǒng)成本角度來看，單芯片應(yīng)該是最好的方案。但是，無論是采用FPGA還是DSP，單芯片的方案開發(fā)難度都會(huì)提高。單FPGA的方案實(shí)現(xiàn)復(fù)雜的控制會(huì)比較困難，而單DSP的方案實(shí)現(xiàn)大數(shù)據(jù)量的重復(fù)計(jì)算也有很大難度。

采用了FPGA+DSP的方案雖然成本要高于單芯片方案，但是降低了開發(fā)難度，可以加快產(chǎn)品的上市時(shí)間。因此，雙芯片的構(gòu)建是一種開發(fā)難度和系統(tǒng)成本的折衷選擇。同時(shí)，也降低系統(tǒng)開發(fā)的技術(shù)風(fēng)險(xiǎn)。

2．基于FPGA+DSP的信號(hào)處理系統(tǒng)的應(yīng)用領(lǐng)域

基于FPGA+DSP的非常適合既有復(fù)雜算法處理又需要大量的重復(fù)計(jì)算應(yīng)用，例如軟件無線電、高清視頻圖像處理、信息安全等領(lǐng)域。

FPGA作為DSP的協(xié)處理器，給DSP提供單元加速功能。例如，F(xiàn)PGA可以實(shí)現(xiàn)一個(gè)浮點(diǎn)協(xié)處理單元（FPU），給高性能的定點(diǎn)DSP提供浮點(diǎn)計(jì)算能力，適合于數(shù)值分析和高精度信號(hào)處理領(lǐng)域。

基于FPGA+DSP的系統(tǒng)配置方式比較靈活。FPGA和DSP可以單獨(dú)配置，也可以相互配置。因此，這種方案可以用于智能的動(dòng)態(tài)重構(gòu)計(jì)算平臺(tái)。