<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 可進(jìn)化芯片的FPGA接口設(shè)計(jì)與實(shí)現(xiàn)

          可進(jìn)化芯片的FPGA接口設(shè)計(jì)與實(shí)現(xiàn)

          作者: 時(shí)間:2017-06-05 來(lái)源:網(wǎng)絡(luò) 收藏

          針對(duì)FPGA 在可進(jìn)化可編程系統(tǒng)芯片(SoPC)中嵌入時(shí)存在FPGA 端口時(shí)序控制和位流下載的問(wèn)題,實(shí)現(xiàn)一種適用于可進(jìn)化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結(jié)構(gòu)和可擴(kuò)展的讀/寫命令傳輸方式來(lái)實(shí)現(xiàn)FPGA 與系統(tǒng)的異步通信。嵌入式CPU可以通過(guò)FPGA接口實(shí)現(xiàn)FPGA IP核的。FPGA接口中的硬件隨機(jī)數(shù)發(fā)生器實(shí)現(xiàn)進(jìn)化算法的硬件加速。使用自動(dòng)驗(yàn)證平臺(tái)與FPGA原型驗(yàn)證平臺(tái)對(duì)FPGA接口進(jìn)行驗(yàn)證來(lái)實(shí)現(xiàn)驗(yàn)證的收斂。測(cè)試結(jié)果表明,F(xiàn)PGA接口成功實(shí)現(xiàn)了嵌入式CPU與FPGA IP核的通信,完成芯片內(nèi)的進(jìn)化。

          可進(jìn)化芯片的FPGA接口設(shè)計(jì)與實(shí)現(xiàn).pdf

          本文引用地址:http://www.ex-cimer.com/article/201706/348979.htm


          關(guān)鍵詞: IP核 SOPC 片內(nèi)位流配置

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();