帶I2C接口的時(shí)鐘IP核設(shè)計(jì)與優(yōu)化
采用FPGA可編程邏輯器件和硬件描述語(yǔ)言Verilog實(shí)現(xiàn)了時(shí)鐘IP核數(shù)據(jù)傳輸、調(diào)時(shí)和鬧鈴等功能設(shè)計(jì).在此基礎(chǔ)上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對(duì)設(shè)計(jì)進(jìn)行仿真、綜合和優(yōu)化,證明了設(shè)計(jì)的可行性.
帶I2C接口的時(shí)鐘IP核設(shè)計(jì)與優(yōu)化.pdf
評(píng)論