<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > HDLC協(xié)議控制器的IP核方案及其實(shí)現(xiàn)

HDLC協(xié)議控制器的IP核方案及其實(shí)現(xiàn)

作者：時(shí)間：2017-06-05 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

收藏

介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現(xiàn)方法，分別對(duì)發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計(jì)采用Verilog HDL語言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。

HDLC協(xié)議控制器的IP核方案及其實(shí)現(xiàn).pdf

本文引用地址：http://www.ex-cimer.com/article/201706/349085.htm

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： IP核 Verilog HDLC協(xié)議控制器

評(píng)論

相關(guān)推薦

JPEG2000編碼器IP核設(shè)計(jì)，包括具體算法與結(jié)構(gòu)

設(shè)計(jì)方案 JPEG2000 編碼器 IP核開放源碼 | 2015-03-22

Verilog HDL基礎(chǔ)知識(shí)7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog HDL設(shè)計(jì)的要點(diǎn)

資源下載 altera Verilog HDL 設(shè)計(jì)進(jìn)階 | 2007-12-12

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

設(shè)計(jì)方案基于 Verilog 數(shù)字電位器 ADN2850 串口控 | 2011-05-11

基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

設(shè)計(jì)方案圖像傳感器 Verilog FPGA | 2015-03-22

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

ispDesignEXPERT System 培訓(xùn)教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL基礎(chǔ)知識(shí)8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

[推薦]兩本Verilog的好書

zhiyuh | 2005-06-24

Verilog HDL基礎(chǔ)知識(shí)6之語法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語法結(jié)構(gòu) | 2024-02-21

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

Verilog HDL基礎(chǔ)知識(shí)3之抽象級(jí)別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級(jí)別 | 2024-02-19

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

一種節(jié)能型可升級(jí)異步FIFO的FPGA實(shí)現(xiàn)

設(shè)計(jì)方案 IP核異步FIFO FPGA | 2015-03-24

Verilog基礎(chǔ)教程(3-4章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog HDL基礎(chǔ)知識(shí)2之運(yùn)算符

嵌入式系統(tǒng) FPGA verilog HDL 運(yùn)算符 | 2024-02-19

Verilog基礎(chǔ)教程(7章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

求助:verilog時(shí)鐘求助

yigao | 2004-11-12

ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)

設(shè)計(jì)方案 ST-BUS 總線接口模塊 Verilog 設(shè)計(jì) | 2009-09-28

Verilog HDL基礎(chǔ)知識(shí)4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

Verilog HDL簡(jiǎn)介

hpnet | 2002-07-07

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL簡(jiǎn)介&基礎(chǔ)知識(shí)1

嵌入式系統(tǒng) FPGA verilog HDL EDA | 2024-01-29

硬件描述語言

hpnet | 2002-07-10

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();