<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA 的二維提升小波變換IP核設(shè)計(jì)

          基于FPGA 的二維提升小波變換IP核設(shè)計(jì)

          作者: 時(shí)間:2017-06-05 來(lái)源:網(wǎng)絡(luò) 收藏

          提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu),該結(jié)構(gòu)只需要7 行,即可實(shí)現(xiàn)行和列方向同時(shí)進(jìn)行濾波變換。采用一種基于CSD 編碼和優(yōu)化的移位加操作實(shí)現(xiàn)常系數(shù)乘法器,整個(gè)插入多級(jí)流水線(xiàn)寄存器,加快了處理速度。用VHDL設(shè)計(jì)可自動(dòng)驗(yàn)證的testbench,通過(guò)matlab+modelsim聯(lián)合仿真能方便有效地對(duì)IP 核進(jìn)行驗(yàn)證。此具有3個(gè)可配置參數(shù),分別為圖像尺寸、位寬、的級(jí)數(shù),可方便重用。該IP 核已經(jīng)在XC2VP20 上實(shí)現(xiàn),并能穩(wěn)定工作在60MHz 時(shí)鐘頻率下,其處理512×5128bit 圖像的速度可達(dá)240 幀/s,完全能滿(mǎn)足高速圖像實(shí)時(shí)處理要求。

          基于+的二維提升設(shè)計(jì).pdf

          本文引用地址:http://www.ex-cimer.com/article/201706/349254.htm


          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();