<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

          作者: 時間:2017-06-05 來源:網(wǎng)絡 收藏

          針對319,提出一種實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率,通過有效的時鐘和存儲介質(zhì)復用,實現(xiàn)了高速并行的譯碼功能,并利用Verilog語言在Xilinx ISE 6.2中進行了建模仿真和綜合實現(xiàn)。

          本文引用地址:http://www.ex-cimer.com/article/201706/349281.htm

          基于的高速并行的設(shè)計.pdf



          關(guān)鍵詞: 卷積編碼 Viterbi譯碼器 FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();