全面解讀集成電路產(chǎn)業(yè)鏈及相關(guān)技術(shù)

　　(2)晶圓加工

　　晶圓加工技術(shù)是指在晶圓上制造用于電氣電子設(shè)備中的集成電路的過程。該技術(shù)是一個(gè)多步驟、反復(fù)處理的過程。在實(shí)施過程中多次重復(fù)運(yùn)用摻雜、沉積、光刻等工藝，最終實(shí)現(xiàn)將高集成度的復(fù)雜電路“印制”在半導(dǎo)體基質(zhì)上的目的。整個(gè)晶圓加工過程一般歷時(shí)六至八周，需要在高度專業(yè)化的晶圓加工廠中進(jìn)行。

　　無(wú)塵車間

　　1)操作類型

　　晶圓加工過程與晶圓制造不同，晶圓加工領(lǐng)域的工廠各自遵循本公司特有的生產(chǎn)流程。同時(shí)，先進(jìn)的加工技術(shù)逐年推陳出新，使得生產(chǎn)流程不斷地發(fā)生著改變。但是多樣化的制程工藝無(wú)外乎從屬于以下四個(gè)范疇：沉積、清除、成像、電學(xué)性質(zhì)改變。

　　沉積是指制程中涉及生長(zhǎng)、涂覆或?qū)⑵渌牧限D(zhuǎn)移至晶圓上的步驟。沉積技術(shù)包括物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、電化學(xué)沉積(ECD)、分子束外延(MBE)、相對(duì)先進(jìn)的原子層沉積(ALD)以及其他技術(shù)。

　　清除是指從晶圓上清除材料的技術(shù)。例如蝕刻工藝(濕蝕刻或干蝕刻)與化學(xué)機(jī)械研磨技術(shù)(CMP)。

　　成像塑造或改變沉積的材料，一般稱為光刻技術(shù)。例如，常見的光刻工藝先將晶圓表面覆蓋一層化學(xué)物質(zhì)——光刻膠，之后光刻機(jī)聚焦、校準(zhǔn)并移動(dòng)印有電路圖的光罩，將晶圓上的選中部分曝光于短波光線下。被曝光的區(qū)域此后被顯影劑溶液洗去。在蝕刻或其他制程之后，剩余的光刻膠由等離子體灰化法清除。

　　電學(xué)性質(zhì)改變指摻雜半導(dǎo)體，形成源極與漏極的步驟。該技術(shù)過去由擴(kuò)散爐技術(shù)實(shí)現(xiàn)，現(xiàn)在多運(yùn)用離子植入技術(shù)。摻雜過程之后晶圓接受爐內(nèi)退火或更先進(jìn)的快速熱退火(RTA)處理。退火過程激活了植入的摻雜劑。電學(xué)性質(zhì)改變目前也包括了通過紫外線制程降低low-k絕緣體材料介電常數(shù)的技術(shù)。

　　高端集成電路設(shè)計(jì)復(fù)雜，所需制程步驟繁多;多層金屬連接層技術(shù)用以實(shí)現(xiàn)大量元件間的有效連接。當(dāng)代芯片加工多經(jīng)歷300多道制程步驟;可包含11層的金屬導(dǎo)線層。

　　光刻原理

　　摻雜及構(gòu)建CMOS單元原理

　　加工好的晶圓在晶圓測(cè)試后，將進(jìn)入芯片封裝廠商，進(jìn)行最后的封裝測(cè)試。

　　2)制程邏輯

　　“印刻”于晶圓上的半導(dǎo)體元件需以金屬導(dǎo)體連接以實(shí)現(xiàn)特定的電路功能。以上各種技術(shù)工藝按制程的先后順序，可劃分為前段制程(FEOL)與后段制程(BEOL)。以集成于芯片上的元件的相互連接為分水嶺：FEOL指沉積金屬導(dǎo)電層以前，于半導(dǎo)體基質(zhì)上形成獨(dú)立元件(如三極管、電容、電阻、獨(dú)立的CMOS)的前半段制程;BEOL指金屬層沉積后，創(chuàng)建金屬導(dǎo)線，連接元件，并構(gòu)成絕緣各導(dǎo)線的介電層的后半段制程。

　　晶圓加工制程圖例

　　左圖體現(xiàn)晶圓加工前段制程與后段制程的具體內(nèi)容;右圖為晶圓上單個(gè)CMOS模塊的縱切圖，從下到上的三個(gè)部分符合芯片的三個(gè)制程：FEOL前段制程、BEOL后段制程、Packaging封裝制程。

　　(三)封裝部分

　　集成電路封裝是半導(dǎo)體設(shè)備制造過程中的最后一個(gè)環(huán)節(jié)。在該環(huán)節(jié)中，微小的半導(dǎo)體材料模塊會(huì)被臵于一個(gè)保護(hù)殼內(nèi)，以防止物理?yè)p壞或化學(xué)腐蝕。集成電路芯片將通過封裝“外殼”與外部電路板相連。

　　封裝過程后，通過封裝測(cè)試的成品集成電路設(shè)備，將作為成品最終投入的下游設(shè)備的應(yīng)用中去。

　　集成電路的封裝

　　(1)封裝技術(shù)的發(fā)展演變

　　追隨摩爾定律，芯片集成度日益提高，單體集成電路需要日益增多的引腳與外部設(shè)備連接，以實(shí)現(xiàn)更復(fù)雜的邏輯控制功能;同時(shí)，隨著科技進(jìn)步，各類電子設(shè)備向著小型化、智能化發(fā)展，電路系統(tǒng)的微縮要求集成電路芯片的體量不斷減小。所以，保證性能的前提下，“多引腳、小體量”的芯片封裝始終是集成電路封裝技術(shù)的發(fā)展方向。隨著封裝技術(shù)的發(fā)展，集成電路封裝模式不斷推陳出新。目前，各種封裝技術(shù)均用于不同的市場(chǎng)領(lǐng)域。這里，按照各種工藝出現(xiàn)的先后順序介紹市場(chǎng)上主流的一些封裝技術(shù)。

　　最早的集成電路封裝于扁平的陶瓷管體內(nèi)，由于其可靠性與較小的體量，在軍事領(lǐng)域被應(yīng)用多年。隨后陶瓷管體的封裝模式很快進(jìn)步至塑料管體的 DIP(雙列直插式封裝)。

　　雙列直插式封裝

　　在1980年代，VLSI規(guī)模集成電路的引腳數(shù)量超過了DIP封裝的技術(shù)限制。PGA(插針網(wǎng)格陣列)封裝及LCC(無(wú)引線芯片載體)封裝投入生產(chǎn)，用以突破DIP封裝的限制。

　　插針網(wǎng)格陣列封裝(左)和無(wú)引線芯片載體封裝(右)

　　表面黏著式封裝出現(xiàn)于80年代早期，并于80年代末期興盛。用于小外形集成電路的鷗翼型封裝與J-引腳封裝采用優(yōu)化的引腳間距，使得運(yùn)用該技術(shù)的封裝比等效的DIP封裝占用面積少30-50%，厚度薄70%。

　　鷗翼型封裝(左)和 J-引腳封裝(右)

　　下階段，封裝技術(shù)迎來(lái)了巨大的技術(shù)創(chuàng)新——表面陣列封裝。該技術(shù)在封裝管體的表面鋪設(shè)連接節(jié)點(diǎn)，因此得以提供比此前封裝技術(shù)更多的外部連接(此前的封裝方式只在管體周圍引出接點(diǎn))。其中 BGA(球柵陣列)封裝成為廣泛應(yīng)用的封裝技術(shù)之一。

　　球柵陣列封裝

　　BGA封裝技術(shù)在1970年代便已經(jīng)存在。1990年代，該技術(shù)演進(jìn)至FCBGA(倒裝芯片球柵陣列)封裝。FCBGA封裝允許存在多于任何封裝技術(shù)的針腳數(shù)量。在FCBGA管殼內(nèi)，晶片被正面朝下倒裝并通過類似于印刷電路板的基體(不通過引線)，與管體球柵建立連接。因此FCBGA可以允許成陣列的輸入輸出信號(hào)分散連接至整個(gè)晶片表面，而非限制于芯片四周。

　　倒裝芯片球柵陣列封裝