高云半導(dǎo)體推出GW2A系列FPGA芯片的DDR類儲(chǔ)存器接口解決方案

　　山東濟(jì)南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司(以下簡(jiǎn)稱“山東高云半導(dǎo)體”)今天宣布推出基于中密度晨熙?家族的GW2A系列FPGA芯片的DDR類儲(chǔ)存器接口IP核初級(jí)版(Gowin Memory Interface IP)，包括相關(guān)IP軟核、參考設(shè)計(jì)及開發(fā)板等完整解決方案。

　　高云DDR類儲(chǔ)存器接口IP核初級(jí)版目前是一個(gè)通用的DDR2存儲(chǔ)器接口IP，兼容JESD79-2標(biāo)準(zhǔn)。該IP包含通用的DDR2內(nèi)存控制器(Memory Controller，MC)與對(duì)應(yīng)的物理層接口(Physical Interface，PHY)。后續(xù)升級(jí)版會(huì)支持晨熙?家族的GW2AR系列內(nèi)嵌DDR類儲(chǔ)存器式FPGA，功能升級(jí)將延及DDR1、DDR3內(nèi)存控制器與對(duì)應(yīng)的物理層接口。

　　高云DDR類儲(chǔ)存器接口IP核初級(jí)版為用戶提供一個(gè)通用的用戶命令接口，另一端通過PHY連接至內(nèi)存芯片，完成用戶對(duì)存儲(chǔ)器的訪存要求?！案咴艱DR類儲(chǔ)存器接口軟核品種豐富，能支持目前市場(chǎng)上的主流DDR類儲(chǔ)存器?！备咴瓢雽?dǎo)體軟核研發(fā)部門負(fù)責(zé)人高級(jí)經(jīng)理高彤軍先生解釋說，“目前推向市場(chǎng)的IP核初級(jí)版已經(jīng)能夠滿足我們很多客戶的應(yīng)用要求，但是還遠(yuǎn)遠(yuǎn)沒有達(dá)到高云器件的潛力，我們最終目標(biāo)速度是達(dá)到800Mbps到1Gbps的范圍。”

　　“我們提供簡(jiǎn)明易用的IP調(diào)用界面，同時(shí)提供可用于驗(yàn)證DDR2控制器IP性能的開發(fā)板和參考設(shè)計(jì)?！备咴瓢雽?dǎo)體市場(chǎng)副總裁兼中國(guó)區(qū)銷售總監(jiān)黃俊先生表示，“高云半導(dǎo)體會(huì)持續(xù)在IP核的開發(fā)方面加大投入，旨在提高用戶FPGA的設(shè)計(jì)余量和整體系統(tǒng)的可靠性，同時(shí)縮短用戶的設(shè)計(jì)周期，可以讓廣大用戶盡快熟悉國(guó)產(chǎn)FPGA的架構(gòu)，逐漸認(rèn)同國(guó)產(chǎn)FPGA品牌的品質(zhì)和良好的技術(shù)支持服務(wù)。”

　　IP主要特征

• 　　 DDR2 MC與PHY的時(shí)鐘比例為1：2;

• 　　 支持存儲(chǔ)器數(shù)據(jù)路徑寬度為8、16、24、32、40、48、56、64和72位;

• 　　 支持單列UDIMM和SODIMM內(nèi)存模塊;

• 　　 支持x4、x8和x16兩種數(shù)據(jù)寬度的內(nèi)存芯片;

• 　　 可編程突發(fā)長(zhǎng)度4或8;

• 　　 可配置的CL;

• 　　 可配置的CWL;

• 　　 可配置的tFAW;

• 　　 可配置的tRAS;

• 　　 可配置的tRCD;

• 　　 可配置的tRFC;

• 　　 可配置的tRRD;

• 　　 可配置的tRTP;

• 　　 可配置的tWTR;

• 　　 支持動(dòng)態(tài)片上終端ODT的控制;

• 　　 支持自動(dòng)刷新和用戶啟動(dòng)刷新，自動(dòng)刷新間隔可配置。

　　IP工作頻率

　　l DDR2 SDRAM數(shù)據(jù)速率目前為500Mbps~560Mbps;

　　IP整體結(jié)構(gòu)

　　高云DDR類儲(chǔ)存器接口IP核的基本結(jié)構(gòu)，包含Memory Controller、Physical Interface等主要模塊。圖中的User Design block 是FPGA中需要與外部DDR2 SDRAM芯片所連接的用戶設(shè)計(jì)。

　　GW2AR、GW2A系列FPGA

　　GW2AR系列為內(nèi)嵌DDR類儲(chǔ)存器式FPGA，GW2A系列FPGA支持外掛DDR類儲(chǔ)存器。其中，GW2AR-18K LQ176內(nèi)嵌128M DDR1;GW2A-18KBGA封裝與 GW2A-55K BGA封裝支持外掛DDR2。

　　開發(fā)板與參考設(shè)計(jì)

　　高云DDR類儲(chǔ)存器接口IP核初級(jí)版， 參考設(shè)計(jì)及開發(fā)板支持GW2A-18K/55K BGA封裝FPGA對(duì)接通用DDR2存儲(chǔ)器，后續(xù)升級(jí)版會(huì)支持GW2AR系列內(nèi)嵌DDR類儲(chǔ)存器式FPGA，功能升級(jí)將延及DDR1、DDR3內(nèi)存控制器與對(duì)應(yīng)的物理層接口。